研究者
J-GLOBAL ID:202001006129221610   更新日: 2021年05月06日

岡島 義憲

Okajima Yoshinori
所属機関・部署:
職名: 代表
ホームページURL (1件): https://info-integnology.com/index.html
研究分野 (1件): 高性能計算
研究キーワード (1件): 情報統合技術
論文 (9件):
  • Yoshinori Okajima, Adrian Cosoroaba, Hideo Kobayashi. An 0.18 μm embedded FCRAM ASIC with DRAM density and SRAM performance. February 2000ASIC/SOC Conference, 2000. Proceedings. 13th Annual IEEE International. 2000
  • July, VLSI Circuits, Digest of Technical Papers, Symposium. All-digital Multi-phase Delay Locked Loop For Internal Timing Generation In Embedded And/or High-speed DRAMs. 1997
  • Yoshinori Okajima. Digital Delay Locked Loop and Design Technique for High-Speed Synchronous Inteface. 1996
  • Yoshinori Okajima. Performance Optimization of BiCMOS Circuits under Reduced Supply Voltage. IEEJ Transactions on Electronics, Information and Systems. 1996
  • Yoshinori Okajima, Y. Sato, K. Kurosaki, S. Yamada. 7ns 4Mb BICMOS SRAM With Parallel Testing Circuit. 1991
もっと見る
MISC (4件):
  • 若山 繁俊, 後藤 公太郎, 齋藤 美寿, 小川 淳二, 田村 泰孝, 岡島 義憲, 田口 眞男. ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL. 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス. 1997. 97. 195. 115-121
  • 岡島 義憲. シンクリンクDRAMのインターフェイス技術. 電子情報通信学会技術研究報告. ICD, 集積回路. 1997. 97. 57. 1-9
  • 相川 忠雄, 望月 裕彦, 畠山 淳, 瀧田 雅人, 藤岡 伸也, 山口 秀策, 西村 幸一, 岡島 義憲, 河野 通有, 兒嶋 秀之, et al. レジスター制御型DLLを搭載した256Mb SDRAM. 電子情報通信学会技術研究報告. ICD, 集積回路. 1997. 97. 56. 17-22
  • 山内 経則, 岡島 義憲, 黒崎 一秀. 低電圧対応BiCMOSの高速化と寿命予測. 電気学会論文誌. C. 1996. 116. 12. 1356-1363
特許 (4件):
講演・口頭発表等 (2件):
  • Study about "A Brief History of Simulation Neuroscience"
    (輪読会 2020)
  • NeuroMorphics
    (AGI 2020)
Works (1件):
  • 特許
経歴 (1件):
  • 情報統合技術合同会社
所属学会 (2件):
人工知能学会 ,  IEICE
※ J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。 登録・更新については、こちらをご覧ください。

前のページに戻る