文献

J-GLOBAL ID：202002210842521442   整理番号：20A2223066

抵抗スイッチング性能を最適化するためのカルコゲン化物メモリスタの成形法に関する比較研究【JST・京大機械翻訳】

A comparative study on the forming methods of chalcogenide memristors to optimize the resistive switching performance

著者 (2件)： Gogoi Himangshu Jyoti (Department of Electronics and Electrical Engineering, Indian Institute of Technology Guwahati, Assam, 781039, India) ,  Mallajosyula Arun Tej (Department of Electronics and Electrical Engineering, Indian Institute of Technology Guwahati, Assam, 781039, India)
資料名： Journal of Physics. D. Applied Physics  (Journal of Physics. D. Applied Physics)
巻： 53  号： 44  ページ： 445108 (11pp)  発行年： 2020年 
JST資料番号： B0092B  ISSN： 0022-3727  CODEN： JPAPBE  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： メモリスタデバイスの殆どは,それらの抵抗スイッチングを開始するための電鋳ステップを必要とする。元のメムリスタの電解成形は,材料組成及び/又はデバイス構造を変化させ,それによりその電気抵抗を変えることができた。これはメモリ応用のためのデバイスを最適化するための重要なステップとして作用する。本研究では,市販のGe_2Se_3カルコゲン化物メムリスタを電気的に特性化した。これらのデバイスでは,活性層はタングステン底部電極と銀トップ層の間に挟まれ,それらの動作は活性層への銀イオンの移動に基づいている。正弦波信号の使用,線形電圧掃引,線形電流掃引,定電圧バイアス,および高速電圧パルスのような異なる電鋳法を適用し,元のメムリスタを形成し,メムリスタ性能に及ぼすそれらの影響を研究した。電流スイープ信号は,成形時に妥当なON/OFF比を得るために,十分に高い電場を提供できない。事実,この方法を用いた成形は,デバイス動作自体のその後の電圧掃引が成形段階として作用するので,冗長であることが分かる。一定のバイアス信号による成形はスイッチング時間に関する情報を提供し,成形速度を制御することができる。しかし,この方法を用いて形成したデバイスは予測できないスイッチング挙動を示し,成形のための適切な電圧レベルを選択することが困難であった。正の電圧掃引法を用いて形成したデバイスは,最も反復可能なスイッチング特性を与えることが分かった。この方法は,動作中のデバイスのスイッチング機構と電流伝導を研究するのに不可欠である。一方,超高速電圧パルスは,他のDC成形法と比較して,より高い電圧レベルを用いるコストで,はるかに速い速度でメムリスタを形成する。Please refer to the publisher for the copyright holders. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *記憶装置 ,  *最適化 ,  電圧 ,  電場 ,  電解 ,  電流 ,  冗長性 ,  電鋳 ,  銀 ,  *カルコゲン化物 ,  素子構造 ,  活性層
準シソーラス用語： パルス電圧 ,  *抵抗スイッチング ,  *メモリスタ , 【Automatic Indexing@JST】

分類 (1件)： 金属-絶縁体-金属構造  (BM03087F)

タイトルに関連する用語 (6件)： スイッチング性能 ,  最適化 ,  カルコゲン化物 ,  メモリスタ ,  成形法 ,  研究