文献
J-GLOBAL ID:202002223313643843   整理番号:20A1072641

SERAD:束化データプロトコルを用いたソフトエラー耐性非同期設計【JST・京大機械翻訳】

SERAD: Soft Error Resilient Asynchronous Design Using a Bundled Data Protocol
著者 (5件):
資料名:
巻: 67  号:ページ: 1667-1677  発行年: 2020年 
JST資料番号: C0226B  ISSN: 1549-8328  CODEN: ITCSCH  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
放射線によるソフトエラーのリスクは,厳しい環境を扱うことができるシステムを構築することを試みる技術者にとって重要な課題となっている。設計(RHBD)によって設計された放射線である建築システムは好ましいアプローチであるが,既存の技術は性能,電力,および/または面積に関して高価である。本論文では,単一イベント過渡(SET)およびアップセット(SEU)を緩和するために,時間的および空間的冗長性の組合せを用いた,新しいソフトエラー耐性非同期バンドルデータ設計テンプレートSERADを紹介した。SERADは,逐次要素の入力でSETを検出するためにエラー検出論理(EDL)を使用して,再サンプリングを通してそれらを修正する。SERADはSETの存在において遅延ペナルティのみをもたらすので,その平均性能はベースライン同期設計に匹敵する。SpiceとVerilogシミュレーションの組合せを用いてSERAD設計をテストし,NCSU45nmセルライブラリを用いてオープンコアMIPS様プロセッサ上の面積,周波数,およびパワーに及ぼすその影響を評価した。著者らの合成後の結果は,SERAD設計が三重モジュール冗長(TMR)の面積の半分以下を消費し,Glitchフィルタリング(GF)よりも著しく少ない性能劣化を示し,ベースライン非硬化設計よりも全電力を消費しないことを示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 

前のページに戻る