文献
J-GLOBAL ID:202002224956339607   整理番号:20A0861540

180nm技術を用いた低電圧フローティングゲートMOSFETベース電流ミラー回路の実現【JST・京大機械翻訳】

Implementation of Low Voltage Floating Gate MOSFET based Current Mirror Circuits using 180nm technology
著者 (4件):
資料名:
巻: 2019  号: ICISC  ページ: 268-272  発行年: 2019年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,フローティングゲートMOSFET(FGMOS)デバイスを用いた低電圧(LV)基本電流ミラー(CM)およびカスコード電流ミラー(CCM)回路の実装について検討した。出力抵抗,最小出力電圧要求および電力消費のような性能パラメータを,基本CMおよび二重CCM回路に対して比較した。電流ミラー回路を,Cadence Virtuosoを用いて180nm技術で実装し,Spectre RFでシミュレーションした。シミュレーション結果は理論と良く一致した。ゲート駆動電流ミラー回路と比較して,FGMOSベースの基本CMと二重CCM回路は,52.4%と40%の電力低減を示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
図形・画像処理一般 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る