文献

J-GLOBAL ID：202002228476676443   整理番号：20A1961988

SoCにおける供給雑音低減のための正確なデキャップ推定と割当のためのCADアプローチ【JST・京大機械翻訳】

A CAD Approach for Accurate Decap Estimation and Allocation for Supply Noise Reduction in SoC

著者 (3件)： Mitra Partha (Brainware Group of Institutions,Department of Electronics and Communication Engineering,Kolkata,India,700125) ,  Alok Prerna (Cognizant Technology Solutions,Kolkata,India,700157) ,  Sarkar Angsuman (Kalyani Government Engineering College,Department of Electronics and Communication Engineering,Kalyani,India,741235)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： VLSI DCS  ページ： 279-282  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,現代のシステムオンチップ(SoC)における電源雑音(PSN)の抑制に一般的に使用される正確なデカップリング容量(デカp)推定を示した。供給雑音は,ディジタル集積回路の論理故障につながる適切な機能のために取り組む必要がある。キャパシタは電力消費と遅延パラメータ,従って集積回路の全体的性能に直接影響を与える。本論文は,集積回路の改善された性能の焦点で,供給雑音低減のデカップ推定のための花受粉アルゴリズムを扱う。また,デカップリングキャパシタの配置のための焦点も与えた。本研究は,供給ノイズが遅れと電力パラメータにおける限界増加によってかなり減少することを示した。このCADフローは,任意のシステムオンチップ設計にも使用できる。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  コンデンサ ,  *雑音 ,  集積回路 ,  故障 ,  電力 ,  電力消費 ,  ディジタル集積回路 ,  デカップリング ,  受粉 ,  *雑音低減
準シソーラス用語： デカップリングキャパシタ ,  *システムオンチップ ,  電源雑音 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： SOC ,  雑音低減 ,  推定 ,  割当 ,  CAD