文献

J-GLOBAL ID：202002229225102624   整理番号：20A1002890

NiGeSn接触を持つ垂直ヘテロ接合Ge_0.92Sn_0.08/Geゲートオールアラウンド・ナノワイヤpMOSFET【JST・京大機械翻訳】

Vertical heterojunction Ge_0.92Sn_0.08/Ge gate-all-around nanowire pMOSFETs with NiGeSn contact

著者 (12件)： Liu Mingshan (Peter-Gruenberg-Institute (PGI 9) and JARA-Fundamentals of Future Information Technologies, Forschungszentrum Juelich, Juelich 52428, Germany) ,  Mertens Konstantin (Peter-Gruenberg-Institute (PGI 9) and JARA-Fundamentals of Future Information Technologies, Forschungszentrum Juelich, Juelich 52428, Germany) ,  von den Driesch Nils (Peter-Gruenberg-Institute (PGI 9) and JARA-Fundamentals of Future Information Technologies, Forschungszentrum Juelich, Juelich 52428, Germany) ,  von den Driesch Nils (JARA-Institute Green IT, RWTH Aachen University, Aachen 52074, Germany) ,  Schlykow Viktoria (Peter-Gruenberg-Institute (PGI 9) and JARA-Fundamentals of Future Information Technologies, Forschungszentrum Juelich, Juelich 52428, Germany) ,  Grap Thomas (School of Electrical Engineering, RWTH Aachen University, Aachen 52074, Germany) ,  Lentz Florian (Helmholtz Nano Facility (HNF), Juelich 52428, Germany) ,  Trellenkamp Stefan (Helmholtz Nano Facility (HNF), Juelich 52428, Germany) ,  Hartmann Jean-Michel (CEA, LETI and Univ. Grenoble Alpes, Grenoble F-38054, France) ,  Knoch Joachim (School of Electrical Engineering, RWTH Aachen University, Aachen 52074, Germany) ,  Buca Dan (Peter-Gruenberg-Institute (PGI 9) and JARA-Fundamentals of Future Information Technologies, Forschungszentrum Juelich, Juelich 52428, Germany) ,  Zhao Qing-Tai (Peter-Gruenberg-Institute (PGI 9) and JARA-Fundamentals of Future Information Technologies, Forschungszentrum Juelich, Juelich 52428, Germany)
資料名： Solid-State Electronics  (Solid-State Electronics)
巻： 168  ページ： Null  発行年： 2020年 
JST資料番号： H0225A  ISSN： 0038-1101  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： トップダウン法により作製した垂直ヘテロ接合Ge_0.92Sn_0.08/Geゲートオールアラウンド(GAA)ナノワイヤpMOSFETを報告した。最適化されたプロセスにより,32nmの小さいナノワイヤ直径を有するpFETを達成し,約3×10~6の十分のI_ON/I_OFF比を,GAAナノワイヤ構造,GeSn/Geヘテロ構造およびNiGeSnメタライゼーションにより得た。NiGeSn源を含まないpFETに対して,トップソース抵抗と直径関連静電気の間の補償効果を同定した。NiGeSn源を有する素子は,NiGeSnを含まないものと比較して,著しく改善されたI_ON,I_ON/I_OFF比およびサブ閾値スイング(SS)特性を示した。Copyright 2020 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *ヘテロ接合 ,  最適化 ,  静電気 ,  メタライゼーション ,  補償効果 ,  *ナノワイヤ
準シソーラス用語： ヘテロ構造 ,  *ゲートオールアラウンド ,  *pMOSFET ,  サブ閾値スイング ,  ソース抵抗 , 【Automatic Indexing@JST】

著者キーワード (6件)： GeSn/Ge ,  GAA ,  垂直ナノワイヤ ,  PFET ,  トップダウン ,  Nigesn

分類 (3件)： トランジスタ  (NC03070N) ,  固体デバイス製造技術一般  (NC03030V) ,  半導体薄膜  (BK14040E)

タイトルに関連する用語 (6件)： 垂直 ,  ヘテロ接合 ,  Ge ,  ゲートオールアラウンド ,  ナノワイヤ ,  pMOSFET