文献

J-GLOBAL ID：202002233367709063   整理番号：20A2763562

側面接触FEDに基づく雑音-免疫6T SRAMビットセル【JST・京大機械翻訳】

Noise-Immune 6T SRAM Bit-Cells Based on Side-Contacted FED

著者 (2件)： Ghafouri Tara (Faculty of Electrical Engineering, K. N. Toosi University of Technology, Tehran, Iran) ,  Manavizadeh Negin (Faculty of Electrical Engineering, K. N. Toosi University of Technology, Tehran, Iran)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 67  号： 12  ページ： 5511-5519  発行年： 2020年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最新のシステムオンチップ(SoC)設計者は,信頼できる統合ディジタル回路と高密度のものを提示するために,建築ブロックを設計する際により多くの考慮事項を含む試みである。本論文では,革新的静的ランダムアクセスメモリ(SRAM)ビットセルアーキテクチャを,180nm技術を用いて以前に提案した側面接触電界効果トランジスタ(S-FED)に基づいて設計した。デバイス構造を最適化して,7桁以上の高いI_ON/I_OFF比を満たした。CMOS対応物との比較におけるS-FEDの行動モデリングは,同じ形状を有するプルダウン,プルアップ,およびパスゲートネットワークにおいてS-FEDを採用する能力を提供する。最も単純な三重S-FEDベースビットセルを設計し,定常状態応答を利用した書き込みと読み出し論理0/1演算を評価した。過渡およびac解析も6つのS-FEDベースビットセルから抽出して,SRAM指紋を特徴づけた。結果は,提案したビットセルが,最大静的雑音マージン(SNM)が33.6%V_DD,約1.8GHz(書込み)と50MHz(読取)のスイッチング周波数を有する高速,および10nWと5nW/GHzより低い静的と動的電力消費を有する低電力の雑音-免疫であることを示した。さらに,SNMとモンテカルロ(MC)解析は,極端な変動シナリオがデバイス劣化を誘発するとき,S-FEDに基づく設計したSRAMビットセルの優れた安定性を明らかにした。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： モンテカルロ法 ,  最適化 ,  *雑音 ,  ネットワーク ,  電力消費 ,  演算 ,  素子構造 ,  指紋 ,  *SRAM ,  RAM【メモリ】 ,  ディジタル回路 ,  CMOS
準シソーラス用語： システムオンチップ ,  スイッチング周波数 ,  低電力化 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： FED ,  雑音 ,  免疫 ,  SRAM ,  ビット ,  セル