文献

J-GLOBAL ID：202002235173428955   整理番号：20A0219190

機能的言語Elixirを用いたハードウェア設計環境の概念【JST・京大機械翻訳】

Work-in-Progress: A concept of a hardware design environment with the functional language Elixir

著者 (6件)： Takase Hideki (JST PRESTO,Japan) ,  Matsui Kentaro (Kyoto University,Sakyo-ku, Kyoto,Japan) ,  Ueno Yoshihiro (Delight Systems, Co., Ltd.,Chuo-ku, Fukuoka,Japan) ,  Mori Masakazu (Karabiner Technology, Inc.,Chuo-ku, Fukuoka,Japan) ,  Hisae Yuki (The University of Kitakyushu,Wakamatsu-ku, Kitakushu,Japan) ,  Yamazaki Susumu (The University of Kitakyushu,Wakamatsu-ku, Kitakushu,Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： CODES+ISSS  ページ： 1-2  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 機能的言語リキシアは,応用に効果的であるように設計されている。最も重要な特徴の一つは,フローのような標準ライブラリによる並列処理を実現することが容易であることである。本論文では,設計言語としてエリートを用いたハードウェア回路の設計環境を検討した。本論文では,FPGA上のデータフローハードウェアのための合成フローを提案する。著者らの方法は,elixirにおけるEnumとFlowの記述から機能的等価回路を合成する。それは,エリートにおけるデータ収集の直接操作と並列処理のためのライブラリである。データフローは,データ処理順序によって機能の処理関係を接続するパイプライン演算子|>に基づいて実行した。本論文では,エリートによってハードウェア設計環境を実現するために,著者らの実装の現状を共有した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： FPGA ,  *言語 ,  *ハードウェア設計 ,  並列処理 ,  等価回路 ,  パイプライン演算 ,  *ハードウェア ,  データ処理 ,  データ収集
準シソーラス用語： データフロー , 【Automatic Indexing@JST】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  計算機網  (JC03000K)

タイトルに関連する用語 (4件)： 言語 ,  ハードウェア設計 ,  環境 ,  概念