文献

J-GLOBAL ID：202002235254866864   整理番号：20A1235919

ガラス基板上への銅誘起結晶化を用いた四端子多結晶Ge_1-xSn_x薄膜トランジスタとその増進/空乏インバータへの応用

Four-terminal polycrystalline Ge_1-xSn_x thin-film transistors using copper-induced crystallization on glass substrates and their application to enhancement/depletion inverters

著者 (2件)： Miyazaki Ryo (Tohoku Gakuin University, Tagajo, Miyagi 985-8537, Japan) ,  Hara Akito (Tohoku Gakuin University, Tagajo, Miyagi 985-8537, Japan)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 59  号： 5  ページ： 051008 (8pp)  発行年： 2020年05月 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 厚さ15nmの多結晶ゲルマニウム(Ge_1-xSn_x)薄膜を,銅誘起結晶化を用いて500°Cで成長させた。膜をガラス基板上に4端子(4T)薄膜トランジスタ(TFT)を作製するために作成した。上部ゲート(TG)を30nm厚SiO₂から作製し,底部ゲート(BG)はHfO₂とSiO₂の二重層から成り,容量等価厚みは16nmであった。ソースとドレイン(SD)のアルミニウム誘起横方向メタライゼーションを行い,SDの寄生抵抗を減少させた。二重ゲートのI_on/I_offは約1×10⁴に相当した。さらに,4TポリGe_1-xSn_xTFTは,TG駆動に対して20cm²V^-1s^-1の電界効果移動度で動作し,両ケースにおいて0Vの制御ゲート電圧でBG駆動に対して12cm²V^-1s^-1であった。制御ゲートを用いた閾値電圧の正確な制御を用いて,pチャネル増進/空乏インバータを検証した。Please refer to the publisher for the copyright holders. Translated from English into Japanese by JST.

シソーラス用語： 基板 ,  電気装置部品 ,  結晶化 ,  四端子回路 ,  多結晶 ,  *ゲルマニウム ,  *スズ ,  *ドーピング ,  *薄膜トランジスタ ,  チャネル ,  *インバータ ,  ゲート【半導体】 ,  ソース【半導体】 ,  ドレイン【半導体】 ,  銅 ,  アルミニウム ,  メタライゼーション ,  二酸化ケイ素 ,  酸化ハフニウム ,  電気抵抗 ,  比率 ,  キャリア移動度 ,  電圧 ,  モード ,  空乏層
準シソーラス用語： ガラス基板 ,  金属誘起結晶化 ,  E/D型 ,  二酸化ハフニウム ,  寄生抵抗 ,  オンオフ比 ,  電界効果移動度 ,  閾値電圧 ,  エンハンスメントモード

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (8件)： ガラス基板 ,  銅 ,  誘起 ,  結晶化 ,  多結晶 ,  薄膜トランジスタ ,  インバータ ,  応用