文献

J-GLOBAL ID：202002238555529530   整理番号：20A1884358

ドレインおよびゲートバイアス電圧を考慮した有機薄膜トランジスタのリカバリーを考慮したバイアスストレス劣化モデル

Recovery-aware bias-stress degradation model for organic thin-film transistors considering drain and gate bias voltages

著者 (5件)： Oshima Kunihiro (Department of Communications and Computer Engineering, Graduate School of Informatics, Kyoto University, Kyoto 606-8501, Japan) ,  Shintani Michihiro (Graduate School of Science and Technology, Nara Institute of Science and Technology (NAIST), Ikoma, Nara 630-0192, Japan) ,  Kuribara Kazunori (National Institute of Advanced Industrial Science and Technology (AIST), Tsukuba, Ibaraki 305-8565, Japan) ,  Ogasahara Yasuhiro (National Institute of Advanced Industrial Science and Technology (AIST), Tsukuba, Ibaraki 305-8565, Japan) ,  Sato Takashi (Department of Communications and Computer Engineering, Graduate School of Informatics, Kyoto University, Kyoto 606-8501, Japan)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 59  号： SG  ページ： SGGG08 (8pp)  発行年： 2020年04月 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 有機薄膜トランジスタ(OTFT)は寿命が限られているため,設計の初期段階で回路性能の劣化を予測することが重要である。本論文では,有機薄膜トランジスタのバイアスストレス電圧による劣化について議論する。測定の結果,ゲート電圧がドレイン電流よりも短期的なデバイス劣化に大きく影響すること,また,与えられたバイアス電圧を除去することで劣化が部分的に回復することを示した。また,モデルパラメータの劣化とその回復を表現できる新しいバイアス応力電圧劣化モデルを提案する。提案したモデルは,測定されたモデルパラメータの時間的なシフトに非常によく適合することがわかった。Please refer to the publisher for the copyright holders. Translated from English into Japanese by JST.

シソーラス用語： 電圧 ,  *薄膜トランジスタ ,  障害回復 ,  *モデル ,  回路特性 ,  劣化 ,  *加速試験
準シソーラス用語： ドレイン電圧 ,  ゲート電圧 ,  *有機薄膜トランジスタ ,  機能回復 ,  *劣化モデル ,  回路性能 ,  性能劣化 ,  バイアス電圧

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (7件)： ドレイン ,  ゲート ,  バイアス電圧 ,  有機薄膜トランジスタ ,  バイアス ,  ストレス ,  劣化モデル