文献

J-GLOBAL ID：202002241132300447   整理番号：20A0826824

垂直チャネル3D NANDにおけるチャネルテーパの影響緩和【JST・京大機械翻訳】

Mitigating the Impact of Channel Tapering in Vertical Channel 3-D NAND

著者 (5件)： Bhatt Upendra Mohan (Department of Electronics and Communication Engineering, Indian Institute of Technology Roorkee, Roorkee, India) ,  Manhas Sanjeev Kumar (Department of Electronics and Communication Engineering, Indian Institute of Technology Roorkee, Roorkee, India) ,  Kumar Arvind (Advanced Product and Technology Development (APTD), Applied Materials, Santa Clara, CA, USA) ,  Pakala Mahendra (Advanced Product and Technology Development (APTD), Applied Materials, Santa Clara, CA, USA) ,  Yieh Ellie (Advanced Product and Technology Development (APTD), Applied Materials, Santa Clara, CA, USA)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 67  号： 3  ページ： 929-936  発行年： 2020年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 垂直チャネル3-D NANDにおける上部から底部へのチャネルテーパは主要な関心事である。これは,垂直NANDストリングに沿ったセル電流(I_セル)と閾値電圧(V_T)変化を含むNANDストリング性能における不均一性をもたらす。本論文では,底部から頂部へのチャネル半径の差による電場の変化が,ストリングに沿ったV_T変化の背後にある根本原因であることを示した。最初に,V_T変動に及ぼすチャネルテーパの悪影響を最小化するための新しい技術を提案した。傾斜チャネルドーピング(底部で約10~18cm~3~3,上部で~10~15cm-3)が垂直ストリングに沿って約90%のV_T変化の狭まりをもたらすことを示した。さらに,ストリングに沿った不均一なブロック酸化物の厚さを用いて,底部から上部へのV_T分布の均一性を高めることができることを提案した。さらに,単語線(WL)トランジスタ間のV_T分布の均一性も,位置依存プログラム/消去電圧の振幅と継続時間を最適化することにより達成できることを示した。本論文における提案した技術は,プログラム/消去V_TとI_セル分布において均一性を強化した変動耐性で信頼できる3-D NANDメモリを設計するための高い可能性を有する。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電流 ,  電場 ,  不均一性 ,  継続時間 ,  最適化 ,  *三次元 ,  *緩和現象 ,  トランジスタ ,  酸化物 ,  単語 ,  記憶装置 ,  チャネル ,  電圧
準シソーラス用語： 閾値電圧 ,  *NAND , 【Automatic Indexing@JST】

分類 (2件)： トランジスタ  (NC03070N) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 垂直チャネル ,  3D ,  NAND ,  チャネル ,  テーパ ,  緩和