文献

J-GLOBAL ID：202002242321995160   整理番号：20A2274599

マルチFPGAプラットフォーム上の深いGCNの加速のためのディープパイプラインアーキテクチャに向けて【JST・京大機械翻訳】

Towards a Deep-Pipelined Architecture for Accelerating Deep GCN on a Multi-FPGA Platform

著者 (5件)： Cheng Qixuan (School of Computer Science, National University of Defense Technology, Changsha, Hunan, China) ,  Wen Mei (School of Computer Science, National University of Defense Technology, Changsha, Hunan, China) ,  Shen Junzhong (School of Computer Science, National University of Defense Technology, Changsha, Hunan, China) ,  Wang Deguang (School of Computer Science, National University of Defense Technology, Changsha, Hunan, China) ,  Zhang Chunyuan (School of Computer Science, National University of Defense Technology, Changsha, Hunan, China)
資料名： Lecture Notes in Computer Science  (Lecture Notes in Computer Science)
巻： 12452  ページ： 528-547  発行年： 2020年 
JST資料番号： H0078D  ISSN： 0302-9743  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： CNN(畳込みニューラルネットワーク)は,ユークリッド構造化データからの学習特徴において大きな成功を達成した。多くの学習タスクはグラフデータを扱う必要がある。CNNが動作できないこれらのアプリケーションシナリオでは,GCN(グラフニューラルネットワーク)は,近年,魅力的性能およびますます注目されている。しかし,著者らの研究によれば,ネットワークの計算の複雑さとストレージオーバヘッドも増加し,単一FPGA上で加速する課題となっている。従って,本研究では,深いパイプライン加速スキームを提案することによりCPU-マルチFPGAプラットフォーム上の深いGCN(DAGCN)の加速に焦点を当てた。DAGCNに存在する並列性を完全に探索するために,複数の1-D収縮期アレイの統合を特徴とするグラフ畳込み神経加速器(GCNAR)を提案した。さらに,GCNARの設計における大規模行列ベクトル乗算のための既存のCSRアルゴリズムベースの分割方式を採用して,それはGCNARの計算効率を効果的に改善した。さらに,性能および資源評価モデルを開発し,加速器スループットを最大化するための最適設計パラメータを決定した。実世界グラフデータセットの評価により,FPGAベース解は最先端のGCN加速に匹敵する性能を達成できることを示した。さらに,CPUおよびGPUソリューションと比較して,このアクセラレータは,処理レイテンシに関して,それぞれ,グラフ分類に対する改善の196倍および115倍を達成できる。Copyright Springer Nature Switzerland AG 2020 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 加速器 ,  畳込み ,  ベクトル ,  学習 ,  ネットワーク ,  乗算 ,  計算量 ,  応用プログラム ,  スループット ,  待ち時間 ,  *パイプライン処理 ,  *FPGA
準シソーラス用語： 計算効率 ,  オーバヘッド ,  アクセラレータ ,  畳込みニューラルネットワーク , 【Automatic Indexing@JST】

著者キーワード (3件)： 深層グラフニューラルネットワーク(GCN) ,  CPU-マルチFPGA ,  シストリックアレイ

分類 (2件)： 人工知能  (JE08000Z) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (4件)： マルチ ,  FPGA ,  プラットフォーム ,  加速