文献
J-GLOBAL ID:202002242486908318   整理番号:20A0318605

CNNアクセラレータSNACCの実チップ評価

著者 (5件):
資料名:
巻: 119  号: 286(CPSY2019 41-51)(Web)  ページ: 65-70 (WEB ONLY)  発行年: 2019年11月06日 
JST資料番号: S0532B  ISSN: 0913-5685  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
SNACC(Scalable Neuro Accelerator Core with Cubic integration)はディープニューラルネットワーク向けのアクセラレータであり,through chip interface(TCI)と呼ばれるチップ間通信の技術を用いることで複数枚のチップを積層した際に更なる性能の向上が期待できる.本論文では実チップ実装と実チップ評価を行う.SNACCは4つのSIMDコアで構成されており,重みデータの共有のため分散型メモリ構造をとりTCIを兼ねそなえている.実チップ評価はRenesas Electronics65nm SOTB(Silicon On Thin Box)CMOSテクノロジを用いたチップで行われた.結果として比較的単純なCNNであるLeNetが50MHzで0.9Vで動作することが確認できた.消費電力は10mW未満であり,2mWのリーク電力はあるもののフォワードボディバイアスをかけることで15%性能を向上させることができた.SNACCはMIPS R3000組み込みプロセッサに対して20倍以上の高い性能を発揮した.(著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
ディジタル計算機方式一般 
引用文献 (12件):
もっと見る
タイトルに関連する用語 (3件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る