文献

J-GLOBAL ID：202002253982574559   整理番号：20A2186590

Randomly Wired Convolutional Neural Networkを対象とするCNN推論アクセラレータのFPGA実装について

An FPGA-Based Low-Latency Accelerator for Randomly Wired Convolutional Neural Networks

著者 (2件)： 倉持亮佑 (東京工大) ,  中原啓貴 (東京工大)
資料名： 電子情報通信学会技術研究報告(Web)  (IEICE Technical Report (Web))
巻： 120  号： 168(RECONF2020 19-29)  ページ： 48-53 (WEB ONLY)  発行年： 2020年09月03日 
JST資料番号： U2030A  ISSN： 2432-6380  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 畳み込みニューラルネットワーク(CNN)は組み込みシステムやデータセンターなどで広く使用されており,画像を対象とするタスクにおいて非常に高い認識精度を得ることができている.特にCNNをデータセンターで運用する際には,高認識精度・短レイテンシが重要となる.本研究ではランダムグラフを基にCNNモデルを構築する,Randomly Wired Convolutional Neural Network(RWCNN)を対象とした推論アクセラレータを提案する.RWCNNは並列処理可能な層数が多いため,複数の計算ユニットを並列に使用することによりレイテンシを短くすることが可能となる.複数の計算ユニットが同時に複数の特徴マップメモリにアクセスする必要があるため,特徴マップメモリとしてHBM2を使用する.HBMチャネルと各計算ユニットをクロスバースイッチを用いて配線することにより,効率的に入力特徴マップの選択を行う.RWCNNの各層を複数の計算ユニットに割り当てるスケジューリング問題を考え,割り当てられたスケジュールを基に干渉グラフの彩色を行い,各層の特徴マップを各HBMチャネルへと割り当てる.これにより,HBMチャネルへのアクセスを各計算ユニットで並列に行うことができるようになり,高速にRWCNNの処理を行うことができるようになる.提案アクセラレータをAlveo U50FPGA上に実装し,RWCNNと同等な計算コストであるResNet-50を対象とする推論アクセラレータとの比較を行う.ImageNet画像分類タスクにおいて,従来のアクセラレータよりもレイテンシを約43%短くすることができた.(著者抄録)

シソーラス用語： 加速器 ,  *ニューラルネットワーク ,  *推論マシン ,  実装 ,  *FPGA ,  グラフ ,  地図 ,  集積回路メモリ ,  分類 ,  スケジューリング
準シソーラス用語： *CNN ,  *FPGA実装 ,  HBM ,  ハードウェアアクセラレータ ,  ランダムグラフ ,  画像分類 ,  *推論エンジン ,  特徴マップ

分類 (3件)： 人工知能  (JE08000Z) ,  専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T)

引用文献 (25件)：

• V. Badrinarayanan, A. Kendall, and R. Cipolla, “Segnet: A deep convolutional encoder-decoder architecture for image segmentation,” IEEE Transactions on Pattern Analysis and Machine Intelligence, vol. 39, no. 12, pp. 2481-2495, 2017.
• W. Liu, D. Anguelov, D. Erhan, C. Szegedy, S. E. Reed, C.-Y. Fu, and A. C. Berg, “Ssd: Single shot multibox detector,” in ECCV, 2016.
• J. Redmon and A. Farhadi, “Yolo9000: Better, faster, stronger,” in 2017 IEEE Conference on Computer Vision and Pattern Recognition (CVPR), 2017, pp. 6517-6525.
• S. Ren, K. He, R. Girshick, and J. Sun, “Faster r-cnn: Towards real-time object detection with region proposal networks,” IEEE Transactions on Pattern Analysis and Machine Intelligence, vol. 39, no. 6, pp. 1137-1149, 2017.
• Z. Cao, T. Simon, S. Wei, and Y. Sheikh, “Realtime multi-person 2d pose estimation using part affinity fields,” in 2017 IEEE Conference on Computer Vision and Pattern Recognition (CVPR), 2017, pp. 1302-1310.

タイトルに関連する用語 (4件)： CNN ,  推論 ,  アクセラレータ ,  FPGA実装