文献

J-GLOBAL ID：202002254714041326   整理番号：20A1961996

Spartan6 FPGAボードにおけるVHDLと実装を用いた組込み自己テスト(BIST)可能メモリ(RAM)の実現【JST・京大機械翻訳】

Realization of Built-In Self Test(BIST) Enabled Memory(RAM) Using VHDL and Implementation in Spartan6 FPGA board

著者 (3件)： Tewary Tapas (Academy of Technology,ECE Department,Bandel,W.B.,India) ,  Dey Shanu (Academy of Technology,ECE Department,Adisaptagram,W.B.,India) ,  Roy Supratim (Meghnad Saha Institute of Technology,ECE Department,Kolkata,W.B.,India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： VLSI DCS  ページ： 322-326  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Built-In自己試験(BIST)は,それ自身の誤りに対してそれ自体をチェックできる技法である。BISTは,試験(CUT)の下で回路と物理的に試験機能を置くスクリーニング機構である。BISTは,システムレベル設計プロセスを,システム信頼性が優位で,”故障がオプションではない”という本質的な応用において,はるかに簡単になる。臨界ミッションを実行する決定は,完全なシステムが誤りなしで走行する場合にのみ行う必要がある。BIST構造は擬似ランダム組合せを生成し,試験下の専用回路に対する出力結果を比較した。BISTは,設計ブロック内の全体設計,設計ブロックまたは構造に実装できる。メモリは複雑なアーキテクチャであり,多数のアプリケーションで使用されている。BISTは,いくつかの余分なピンの助けで記憶の試験を助けるために基本的に使用される。実際,BISTを用いたメモリテストでは,少数のピンと共に簡単なクロック信号を適用することは,全メモリICの試験を助ける。提案したBISTは,RAMがVHDLを用いて設計され,SPARTAN6フィールドプログラマブルゲートアレイ(FPGA)ボードに成功裏に実装された。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *記憶装置 ,  故障 ,  臨界 ,  システム信頼度 ,  応用プログラム ,  同期信号 ,  計算機アーキテクチャ ,  スクリーニング ,  *VHDL ,  *FPGA ,  *BIST
準シソーラス用語： システム・レベル設計 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： FPGA ,  ボード ,  VHDL ,  実装 ,  組込み自己テスト ,  BIST ,  RAM