文献

J-GLOBAL ID：202002260060453970   整理番号：20A0819294

雑音抑制と地震事象検出のためのFPGAベースのハードウェア設計【JST・京大機械翻訳】

FPGA Based Hardware Design for Noise Suppression and Seismic Event Detection

著者 (4件)： Basu Samik (Institute of Radio Physics and Electronics, University of Calcutta, India) ,  Pandit Soumya (Institute of Radio Physics and Electronics, University of Calcutta, India) ,  Chakrabarti Amlan (A.K Choudhury School of Information Technology, University of Calcutta, India) ,  Barman Mandal Soma (Institute of Radio Physics and Electronics, University of Calcutta, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： iSES  ページ： 382-385  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,早期地震警報システムの開発のための高速到着P波における高周波雑音の抑制と地震イベントの検出のためのフィールドプログラマブルゲートアレイ(FPGA)ベースの設計について述べた。本研究の鍵となる動機は,早期警報システムの応答時間を低減するために,加速されたハードウェアプラットフォームを設計することであった。それは,2つのタイプのFIRフィルタから成る:低い通過FIRフィルタともう一つの移動平均フィルタ(短期と長期)。遅延と面積を最適化するために,FIR低域通過フィルタのための3つの異なるアーキテクチャを調べた。短期平均化と長期平均化の比率を,地震イベントを検出するために事前定義閾値レベルと比較した。全体の設計は,ZEDボードを目標としたXilinx Vivado 2015.4プラットフォームに実装されている。この設計を注意深く発生した地震信号を通して検証した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 応答時間 ,  *ハードウェア ,  *FPGA ,  低域フィルタ ,  *地震 ,  フィルタ ,  FIRフィルタ ,  警報システム ,  最適化 ,  *雑音発生防止 ,  計算機アーキテクチャ ,  *ハードウェア設計
準シソーラス用語： 高周波雑音 ,  *イベント検出 , 【Automatic Indexing@JST】

分類 (5件)： 医用画像処理  (JE04020T) ,  音声処理  (JE05000E) ,  NMR一般  (BM07041R) ,  符号理論  (ND02030R) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 雑音抑制 ,  地震 ,  事象検出 ,  FPGA ,  ハードウェア設計