文献

J-GLOBAL ID：202002265772604124   整理番号：20A1813466

メモリ帯域幅制限負荷のための2X帯域幅バースト6T-SRAM【JST・京大機械翻訳】

2X-Bandwidth Burst 6T-SRAM for Memory Bandwidth Limited Workloads

著者 (6件)： Augustine Charles (Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA) ,  Paul Somnath (Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA) ,  Majumder Turbo (Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA) ,  Tschanz James (Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA) ,  Khellah Muhammad (Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA) ,  De Vivek (Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： VLSI Circuits  ページ： 1-2  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 10nm CMOSにおける20KB 6T-SRAMアレイは,バーストモード動作において2Xより高い読取帯域幅を示した。帯域幅の倍加は,周波数倍加より51%高いエネルギー効率と,銀行の数の倍加よりも30%良い面積効率で達成される。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *記憶装置 ,  銀行 ,  終局荷重 ,  *帯域幅 ,  *バースト ,  *SRAM ,  エネルギー効率 ,  CMOS
準シソーラス用語： バーストモード ,  面積効率 , 【Automatic Indexing@JST】

分類 (3件)： 音声処理  (JE05000E) ,  符号理論  (ND02030R) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (4件)： 帯域幅 ,  制限負荷 ,  バースト ,  SRAM