抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
65nmから32nm,28nmから14nmへのCMOS Siノード縮小の開発によって,チップのI/Oの数は劇的に増加し,相互接続バンプの空間は小さくなり,小さくなった。微細ピッチ銅バンプ技術は,先進フリップチップパッケージでますます広く使われている。バンプ間のピッチが40um未満であるとき,従来の質量リフローはんだ付けは,フリップチップ実装の精度要求をもはや満たすことができなかった。さらに,超薄ダイスの反りは,3Dチップ積層のプロセスにおけるリフロープロセスの間,明らかに変化した。熱圧縮接合(TCB)プロセスは上記の2つの問題を非常に良く克服できる。TCB技術は,結合ヘッドによって実装位置のチップを固定し,チップを高速に加熱し,それにより,バンプ継手を迅速に形成することができ,それにより,質量リフロープロセスにおけるチップ変位および戦争の問題を克服した。現在,TCB技術は3Dチップ積層に広く使用されている。現在,主流HBM包装は,中間TSVプロセスを介して採用される。チップアセンブリにおいて,DRAMウエハの前面を真空膜積層器を通してNCFフィルムに取り付けて,次に,ウエハをダイシングに送る。続いて,多層DRAMチップと論理チップ間のフリップチップアセンブリを順次実現するために,熱圧縮接合(TCB)プロセスを用いた。また,HBM組立に含まれる主なプロセスは,ウエハ成形,成形層背面研削,RDL,およびウエハ成形後の論理チップの背面のバンプ加工などを含み,3D多層チップ積層の技術的要求に基づいて,著者らは,トップダイが単一サイドバンプチップである60um厚さチップの4層を有する試験車両を設計した。トップ層チップに加えて,ボトムチップの3層は直径10mmのTSV垂直相互接続を有する二重サイドバンピング構造を採用する。5x5mmのチップ領域では,1158のマイクロバンプがある。バンプ間の最小ピッチは40umであり,積層後のクリアランス高さは20um未満であった。本研究では,非導電性膜(NCF)をTCBプロセスに用いた。NCFは従来の液体非導電性ペースト(NCP)の代替材料である。NCPと同じように,NCFは一種の熱硬化性材料である。それは高温でバンプを縦糸し,室温まで冷却すると固体になる。プロセスの最後に,NCFはギャップを埋め,バンプを保護する。NCF膜真空積層,多層チップ積層,TCBボンディングパラメータ調整などを含むTCB-NCFプロセス開発にはいくつかの技術的困難がある。本研究では,TCBパラメータを最適化することにより,ダイ積層における100%バンプ継手相互接続を達成した。一方,NCFはチップとパスC-SAM検査の間のギャップを完全に埋めることができる。NCF厚さを最適化し,最小出血を確実にした。底部チップをTCB-NCF法によってシリコンベアダイに接合した後,NCF材料の完全オーブン硬化を配置し,次に,次の3チップの積層を同じプロセスフローで完了する。C2W(チップからWafer)積層に対するTCB-NCFアセンブリプロセスを成功裏に開発した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】