文献

J-GLOBAL ID：202002269704674281   整理番号：20A2617424

STT-MRAMのためのニューラルネットワークベース動的閾値検出のFPGA実装【JST・京大機械翻訳】

The FPGA Implementation of Neural Network-Based Dynamic Threshold Detection for STT-MRAM

著者 (4件)： Xie Shanggang (Hangzhou Dianzi University,Department of Electronics and Information,Hangzhou,China) ,  Huang Jiye (Hangzhou Dianzi University,Department of Electronics and Information,Hangzhou,China) ,  Cai Kui (Singapore University of Technology and Design,Science and Math Cluster,Singapore) ,  Mei Zhen (Singapore University of Technology and Design,Science and Math Cluster,Singapore)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： CSNDSP  ページ： 1-6  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スピントルク転送磁気ランダムアクセスメモリ(STT-MRAM)は次世代非揮発性メモリ技術の有望な候補である。しかし,プロセス変動と熱変動のため,信頼性はチャネルの未知のオフセットによってひどく影響を受ける。本論文では,未知のオフセットに取り組むために,STT-MRAMのためのニューラルネットワークベースの動的閾値検出器のFPGAアーキテクチャを提案した。ニューラルネットワーク(NN)のハードウェアアーキテクチャをIntel FPGA Cyclone V 5CGXFC9D6F27C7に実装し,ソフトウェア実装と同様の性能を達成した。次に,資源消費を削減するために,処理および貯蔵中のデータ精度を低下させることを試みた。最後に,NNの時間と電力コストを減らすために,FPGAベースの動的閾値検出器(DTD)[1]を達成した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 信頼性 ,  *ニューラルネットワーク ,  ソフトウェア ,  検出器 ,  不揮発性メモリ ,  チャネル ,  計算機アーキテクチャ ,  *FPGA
準シソーラス用語： プロセス変動 ,  電力価格 ,  スピントルク ,  FPGA実装 ,  *動的閾値 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： STT-MRAM ,  ニューラルネットワーク ,  動的閾値 ,  FPGA実装