文献

J-GLOBAL ID：202002272628245198   整理番号：20A0373746

RRAMによる神経形態チップのためのFPGAベースのハードウェアエミュレータ【JST・京大機械翻訳】

An FPGA-Based Hardware Emulator for Neuromorphic Chip With RRAM

著者 (7件)： Luo Tao (Institute of High Performance Computing, Agency for Science, Technology and Research, Singapore) ,  Wang Xuan (Institute of High Performance Computing, Agency for Science, Technology and Research, Singapore) ,  Qu Chuping (Institute of High Performance Computing, Agency for Science, Technology and Research, Singapore) ,  Lee Matthew Kay Fei (Institute of High Performance Computing, Agency for Science, Technology and Research, Singapore) ,  Tang Wai Teng (Institute of High Performance Computing, Agency for Science, Technology and Research, Singapore) ,  Wong Weng-Fai (School of Computing, National University of Singapore, Singapore) ,  Goh Rick Siow Mong (Institute of High Performance Computing, Agency for Science, Technology and Research, Singapore)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 39  号： 2  ページ： 438-450  発行年： 2020年 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： RRAMデバイスを持つ神経形態チップはニューラルネットワークベースの応用のための有望な計算プラットフォームとして実証されている。RRAMベースのクロスバーアレイにニューラルネットワークの重み行列を直接マッピングすることによって,高エネルギーと面積効率を達成することができた。しかしながら,RRAMベースの神経形態チップの設計はRRAMの可変性と限界により多くの制約に直面している。シミュレーションとエミュレーションは,製作の前に神経形態チップの設計を助けることができる。しかしながら,CPU上のソフトウェアベースのチップシミュレーションは,特に大規模ネットワークオンチップ(NoC)ベースのチップ設計のために遅い。本論文では,RRAMベースの神経形態チップのためのフィールドプログラマブルゲートアレイ(FPGA)上のハードウェアエミュレータを提示した。このエミュレータは,神経形態チップの神経コアに使用されるRRAMベースのクロスバーの静的および動的変化のエミュレーションを支持する。さらに,NoCをFPGA上に実装し,ニューラルコア間の通信をエミュレートした。エミュレータを用いて,RRAM書込みや読出し雑音や縮退故障のような効果が神経形態チップへの応用の精度に影響することを示した。また,NoCトポロジー,ルーティングバッファ深さ,およびニューラルコアマッピングの研究におけるエミュレータの有用性を実証した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 経路選定 ,  位相幾何学 ,  *FPGA ,  シミュレーション ,  *エミュレータ ,  雑音 ,  ソフトウェア ,  縮退故障 ,  エミュレーション ,  ニューラルネットワーク ,  *ハードウェア ,  計算機シミュレーション
準シソーラス用語： 読出し ,  ネットワークオンチップ ,  面積効率 ,  *ReRAM , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (6件)： RRAM ,  神経 ,  形態 ,  FPGA ,  ハードウェア ,  エミュレータ