文献

J-GLOBAL ID：202002275502128871   整理番号：20A1073857

埋め込みガラスファンアウト技術を用いたミリ波チップ実装のためのプロセス,設計およびシミュレーション【JST・京大機械翻訳】

Process, Design and Simulation for Millimeter Wave Chip Packaging Using Embedded Glass Fan-Out Technology

著者 (6件)： Yu Tian (Xiamen University,Xiamen Sky Semiconductor,Xiamen,China) ,  Chen Cheng (Institute of Microelectronics of Chinese,Academy of Sciences,Beijing,China) ,  Jiang Feng (Xiamen Sky Semiconductor,Xiamen,China) ,  Chen Li (Xiamen University,Xiamen Sky Semiconductor,Xiamen,China) ,  Zhang Mingchuan (Xiamen Sky Semiconductor,Xiamen,China) ,  Yu Daquan (Xiamen University,Xiamen Sky Semiconductor,Xiamen,China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ICEPT  ページ： 1-4  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ミリ波(ミリ波)無線通信は,自動車レーダと5G通信応用に広く適用されている。ミリ波チップのための高性能,低製造コストおよび高集積密度パッケージングは,重要で挑戦的である。過去数年にわたり,多くの先端実装技術が出現し,ウエハレベルパッケージング(FOWLP)は,高いI/O密度や統合柔軟性などの利点により,ますます多くの注目を集めている。本論文では,ミリ波チップ用の埋め込みガラスファンアウト(eGFO)と名付けたファンアウトパッケージを実証した。標準的なFOWLPと比較して,eGFO技術は基板としてガラスを使用し,パッケージフローにおける一時的な結合と脱結合プロセスのない簡単な技術である。本研究では,サイズ1.65mm,1.75mmの28GHzミリ波チップをeGFO技術により集積した。4mmの4mmのサイズと1つのRDLを有するeGFOパッケージの方式を設計した。パッケージは50Ohmでインピーダンス整合を制御するためにコプレーナ導波路構造を使用する。電気的性能を有限要素解析を通して研究した。結果は,eGFOパッケージングが優れた電気性能,低コスト,高密度集積を必要とするmmWaveに有望であることを示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *ガラス ,  通信応用 ,  無線伝送 ,  柔軟性 ,  電気特性 ,  *EHF波 ,  インピーダンス整合 ,  コプレーナ導波路 ,  有限要素解析 ,  *ファンアウト ,  実装技術 ,  ウエハレベルパッケージ ,  高密度
準シソーラス用語： 自動車用レーダ ,  第5世代移動通信システム , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (8件)： 埋め込み ,  ガラス ,  ファンアウト ,  ミリ波 ,  実装 ,  プロセス ,  設計 ,  シミュレーション