文献

J-GLOBAL ID：202002276659064787   整理番号：20A0493606

画像特徴点のマッチングのためのRANSACアルゴリズムのFPGAに基づくハードウェア加速器【JST・京大機械翻訳】

An FPGA-based Hardware Accelerator of RANSAC Algorithm for Matching of Images Feature Points

著者 (3件)： Zhao Ziwei (School of Electronics and Information Engineering, Harbin Institute of Technology,Shenzhen,China) ,  Wang Fei (School of Electronics and Information Engineering, Harbin Institute of Technology,Shenzhen,China) ,  Ni Qi (School of Electronics and Information Engineering, Harbin Institute of Technology,Shenzhen,China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ASICON  ページ： 1-4  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： RANSACアルゴリズムは,自動画像解析とコンピュータビジョンの分野における誤ったデータを拒否するために広く使用される強力なアルゴリズムである。RANSACにおいて,その反復特性は,より高い計算複雑性に導いた。したがって,提案されたRANSACのハードウェア実装は大量の資源を消費する。本論文では,FPGAベースの資源効率的RANSACハードウェア加速器を提案し,二つの隣接画像フレーム間の特徴点の偽整合を除去した。提案した設計は,そのより低いオンチップ資源消費を引き起こす単一線収縮アレイ構造を採用した。それは,FPGA上の画像特徴点検出とマッチングモジュールに沿って動作することができる。提案した設計を,100MHzクロック周波数でZynqXC7Z045FPGA上で評価した。128のマッチング対を処理することは,4718のクロックサイクルを必要とするだけである。実験結果は,マッチングペアをスクリーニングするための優れた能力,著者らの設計がリアルタイムビデオ処理をサポートできることを実証した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *FPGA ,  クロック ,  計算量 ,  *加速器 ,  *画像特性 ,  コンピュータビジョン ,  *ハードウェア ,  *アルゴリズム ,  特徴点 ,  ハードウェア実装 ,  自動画像解析 ,  測時機
準シソーラス用語： クロック周波数 ,  オンチップ ,  画像フレーム ,  *RANSAC , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： 画像特徴 ,  マッチング ,  RANSAC ,  アルゴリズム ,  FPGA ,  ハードウェア ,  加速器