文献

J-GLOBAL ID：202002282976216381   整理番号：20A2277031

スイッチトキャパシタ回路のためのスレイング軽減技術【JST・京大機械翻訳】

Slewing Mitigation Technique for Switched Capacitor Circuits

著者 (5件)： Kareppagoudr Manjunath (School of Electrical Engineering and Computer Science, Oregon State University, Corvallis, OR, USA) ,  Shakya Jyotindra (School of Electrical Engineering and Computer Science, Oregon State University, Corvallis, OR, USA) ,  Caceres Emanuel (School of Electrical Engineering and Computer Science, Oregon State University, Corvallis, OR, USA) ,  Kuo Yu-Wen (School of Electrical Engineering and Computer Science, Oregon State University, Corvallis, OR, USA) ,  Temes Gabor C. (School of Electrical Engineering and Computer Science, Oregon State University, Corvallis, OR, USA)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 67  号： 10  ページ： 3251-3261  発行年： 2020年 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スイッチキャパシタ(SC)回路におけるスイングは,線形沈降のための利用可能な時間を減らし,従って,非線形沈降誤差を増加させる。電流におけるこの過渡需要は,動作相互コンダクタンス増幅器(OTA)においてバイアス電流を大きくすることにより供給できる。しかし,これは静的電力消費を著しく増加させる。本論文では,OTAが高ピーク電流を与える必要がないように,SC回路へのスイッチング瞬間において,ちょうど正しい電荷量を与えるスリーイング緩和技術を提示した。これは,スリーイングアルトゲザーを除去でき,同じ沈降精度のために,より少ない静的電流でOTAsを使用することを可能にする。提案手法の操作を,二次デルタシグマ変調器(DSM)に組み込むことにより例証した。変調器を設計し,65nm CMOSプロセスでシミュレートした。最適化された設計によるレイアウト後抽出シミュレーションは,同じ静的電力に対して,信号対雑音比(SNDR)に対して,信号において12dB以上の改善を示した。代わりに,そのような技術のないDSMと比較して,同じ性能を30%少ない電力で達成できた。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： SN比 ,  最適化 ,  シミュレーション ,  増幅器 ,  沈降 ,  電荷 ,  電流 ,  電力 ,  電力消費 ,  変調器 ,  緩和現象 ,  相互コンダクタンス ,  *SC回路
準シソーラス用語： バイアス電流 ,  ピーク電流 , 【Automatic Indexing@JST】

分類 (2件)： 増幅回路  (NC05040U) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (1件)： スイッチトキャパシタ回路