文献

J-GLOBAL ID：202002285632057441   整理番号：20A1361626

Josephson発振とSFQ論理回路を用いたハードウェア乱数発生器【JST・京大機械翻訳】

Hardware Random Number Generator Using Josephson Oscillation and SFQ Logic Circuits

著者 (2件)： Onomi Takeshi (Faculty of Engineering, Fukuoka Institute of Technology, Fukuoka, Japan) ,  Mizugaki Yoshinao (Department of Engineering Science, The University of Electro-Communications, Chofu, Japan)
資料名： IEEE Transactions on Applied Superconductivity  (IEEE Transactions on Applied Superconductivity)
巻： 30  号： 7  ページ： ROMBUNNO.1301305.1-5  発行年： 2020年 
JST資料番号： W0177A  ISSN： 1051-8223  CODEN： ITASE9  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Josephson振動と少数の単一磁束量子(SFQ)論理ゲートを用いたハードウェア乱数発生器を提示した。ランダム数発生器の論理回路は,1つのトグルフリップフロップと1つとゲートから成る。2.5-kA/cm2Nb/AlO_x/Nb統合プロセスに基づく論理セルによりプロトタイプランダム数発生器を設計した。DC/SFQ変換器がトリガ信号を発生させるのに使用されるとき,数100メガヘルツの乱数サンプリング周波数における基本動作を数値シミュレーションによって確認した。過減衰Josephson伝送線路を用いた付加的遅延線を用いて,ランダム数を得るためにタイミングジッタを増加させた。遅延線は,ランダム数発生器が1GHz以上動作することを可能にする。回路の基本動作を確認するために,2.5-kA/cm2Nb/AlO_x/Nb接合と標準論理セルライブラリを持つAIST標準プロセスを用いて,プリミティブSFQランダム数発生器を作製した。低速機能試験に基づくランダム数発生を,首尾よく確認した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 接合 ,  変換器 ,  *乱数 ,  遅延線 ,  *論理回路 ,  *乱数発生器 ,  伝送線路 ,  双安定回路 ,  *ハードウェア ,  低速度 ,  プロトタイプ
準シソーラス用語： 数値シミュレーション ,  論理ゲート ,  タイミングジッタ ,  *再生器 , 【Automatic Indexing@JST】

分類 (1件)： 信号理論  (ND02020G)

タイトルに関連する用語 (4件)： SFQ ,  論理回路 ,  ハードウェア ,  乱数発生器