文献
J-GLOBAL ID:202002286283548312   整理番号:20A2499988

28nm CMOSにおけるNANDベースアナログ支援ループを有するNMOSディジタルLDO【JST・京大機械翻訳】

An NMOS Digital LDO With NAND-Based Analog-Assisted Loop in 28-nm CMOS
著者 (5件):
資料名:
巻: 67  号: 11  ページ: 4041-4052  発行年: 2020年 
JST資料番号: C0226B  ISSN: 1549-8328  CODEN: ITCSCH  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文は,高速過渡応答と超低静止電流を有するNMOSディジタル低ドロップアウトレギュレータ(LDO)を提示して,インターネットオブスティング(IoT)デバイスにおける近閾値電圧計算回路のための可変電源を提供した。NMOS電力トランジスタを有するLDOは,制御ループの比例(P)部分に寄与する,ソースフォロー様電力ステージの固有高速過渡応答を楽しめることができる。シフトレジスタベースのディジタル制御は制御ループの積分(I)部分のための優れた候補として役立つ。さらに,ループの微分(D)部分としてNANDゲートベース高パスアナログ経路(NAP)を提案し,全制御スキームを完全PID制御にし,従って高速過渡応答を達成した。プロトタイプチップの2つのバージョン,すなわち,35pFオンチップ負荷キャパシタと高速過渡オンチップ負荷,および28nm CMOSにおける負荷キャパシタのないものを製作した。NAPを有する提案したNMOSディジタルLDOは,810nA静止電流で160mA/nsの負荷過渡を処理でき,117mVの電圧アンダーシュートを達成した。提案技法により,最先端の研究と比較して,約2桁のより良いFoMを達成できる。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  電源回路 

前のページに戻る