文献

J-GLOBAL ID：202002286940128101   整理番号：20A2689727

大規模異種FPGAのためのクロックを意識した配置【JST・京大機械翻訳】

Clock-Aware Placement for Large-Scale Heterogeneous FPGAs

著者 (8件)： Chen Jianli (State Key Laboratory of ASIC and System, Fudan University, Shanghai, China) ,  Lin Zhifeng (College of Mathematics and Computer Science, Fuzhou University, Fuzhou, China) ,  Kuo Yun-Chih (MediaTek, Hsinchu, Taiwan) ,  Huang Chau-Chin (Synopsys, Hsinchu, Taiwan) ,  Chang Yao-Wen (Department of Electrical Engineering, Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan) ,  Chen Shih-Chun (Synopsys, Hsinchu, Taiwan) ,  Chiang Chun-Han (Synopsys, Hsinchu, Taiwan) ,  Kuo Sy-Yen (Department of Electrical Engineering, Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 39  号： 12  ページ： 5042-5055  発行年： 2020年 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 現代のフィールドプログラマブルゲートアレイ(FPGA)は,しばしば,より良いスキューと性能を達成するために重要であるASIC様クロックアーキテクチャを含んでいる。既存の従来のFPGA配置アルゴリズムは,クロック資源をほとんど考慮せず,従ってクロックルーティング故障につながる可能性がある。特別なFPGAクロックアーキテクチャを扱うために,本論文は大規模不均一FPGAのための有効なクロック意識配置アルゴリズムを提示する。著者らのアルゴリズムは4つの主要な技術から成る。1)クロック資源の過剰使用を効果的に低減するコンビナトリアルクロックフェンス領域法;2)不均一ブロックを望ましいサイトに誘導する平滑化不均一密度関数と,CLBセル拡散を容易にする座標変換技術;3)マルチレベル配置フレームワークの不十分さを修復するために,配置運動と階層的収縮技術を安定化させるための不均一力変調アルゴリズム;4)2レベルクロック認識パッキングと最適化,クロック違反フリー配置を生成する法的化方式。ISPD 2017 Clock-Aware Plawork Contestベンチマークスイートに基づく結果を評価した。最先端の配置者と比較して,実験結果は,著者らのアルゴリズムが最良のルート線長さを達成することを示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  最適化 ,  故障 ,  *クロック ,  平滑化 ,  座標変換 ,  ASIC ,  *FPGA
準シソーラス用語： 密度関数 ,  マルチレベル ,  クロックスキュー , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (4件)： 大規模 ,  FPGA ,  クロック ,  意識