文献

J-GLOBAL ID：202002287052855121   整理番号：20A1001779

TPSPMV ManyCoreアーキテクチャのための2相大規模スパース行列ベクトル乗算カーネル【JST・京大機械翻訳】

tpSpMV: A two-phase large-scale sparse matrix-vector multiplication kernel for manycore architectures

著者 (11件)： Chen Yuedan (College of Computer Science and Electronic Engineering, Hunan University, Changsha 410082, Hunan, China) ,  Chen Yuedan (National Supercomputing Center in Changsha, Changsha 410082, Hunan, China) ,  Xiao Guoqing (College of Computer Science and Electronic Engineering, Hunan University, Changsha 410082, Hunan, China) ,  Xiao Guoqing (National Supercomputing Center in Changsha, Changsha 410082, Hunan, China) ,  Wu Fan (College of Computer Science and Electronic Engineering, Hunan University, Changsha 410082, Hunan, China) ,  Wu Fan (National Supercomputing Center in Changsha, Changsha 410082, Hunan, China) ,  Tang Zhuo (College of Computer Science and Electronic Engineering, Hunan University, Changsha 410082, Hunan, China) ,  Tang Zhuo (National Supercomputing Center in Changsha, Changsha 410082, Hunan, China) ,  Li Keqin (College of Computer Science and Electronic Engineering, Hunan University, Changsha 410082, Hunan, China) ,  Li Keqin (National Supercomputing Center in Changsha, Changsha 410082, Hunan, China) ,  Li Keqin (Department of Computer Science, State University of New York, New Paltz, New York 12561, USA)
資料名： Information Sciences  (Information Sciences)
巻： 523  ページ： 279-295  発行年： 2020年 
JST資料番号： D0636A  ISSN： 0020-0255  CODEN： ISIJBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： スパース行列ベクトル乗算(SpMV)は,多くの大規模アプリケーションで広く使われている数値線形代数における重要なサブルーチンの一つである。並列化による圧縮スパース(CSR)フォーマットに基づくマルチコアおよびマンコアアーキテクチャにおけるSpMVの加速は,最も一般的な方向の一つである。しかしながら,並列CSRベースのSpMVの最適化には3つの主要な課題がある。(a)各計算ユニットの制限された局所メモリは,大規模なスパース行列の長い列に割り当てることによって圧倒される。(b)入力ベクトルへの不規則なアクセスは,高価なメモリアクセス待ち時間をもたらす。(C)スパースデータ構造は低帯域幅利用をもたらす。本論文では,3つの主要な困難を軽減するために,マルチコアおよびマンコアアーキテクチャのメモリ構造および計算アーキテクチャに基づいて,tpSpMVと呼ばれる2相大規模SpMVを提案した。最初に,計算スケール限界を克服するために,並列CSRベースSpMVを2つの分離フェーズに実行する,tpSpMVのための2相並列実行技術を提案した。第二に,高性能コンピューティングプラットフォームのアーキテクチャ的利点を利用し,高いメモリアクセス待ち時間の問題を軽減するために,二つのフェーズに対する局所メモリキャッシング技術を用いた適応分割法と並列化設計を提案した。第3に,帯域幅利用を改善し,tpSpMVの性能を最適化するために,データ削減,アラインメントメモリアクセス,およびパイプライン技術のようないくつかの最適化を設計した。Sunway TaihuLightスーパーコンピュータのSW26010CPUに関する実験結果は,tpSpMVが28.61のスピードアップを達成して,平均に関する最先端の研究の上で13.16%の性能改善をもたらすことを証明した。Copyright 2020 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アラインメント ,  記憶装置 ,  最適化 ,  *ベクトル ,  データ構造 ,  *乗算 ,  パイプライン演算 ,  応用プログラム ,  帯域幅 ,  待ち時間 ,  分割法 ,  スーパコンピュータ ,  *計算機アーキテクチャ ,  *スパース行列
準シソーラス用語： メモリアクセス ,  マルチコアプロセッサ , 【Automatic Indexing@JST】

著者キーワード (5件)： CSR ,  マニコア ,  並列化 ,  スパース行列ベクトル乗算(SPMV) ,  SW26010

分類 (1件)： 数値計算  (JE02000J)

タイトルに関連する用語 (6件)： アーキテクチャ ,  大規模 ,  スパース行列 ,  ベクトル ,  乗算 ,  カーネル