文献

J-GLOBAL ID：202002287085482632   整理番号：20A0835569

VDMOSにおけるPピラーとトレンチ技術の研究【JST・京大機械翻訳】

The Study of P-pillar and Trench Technology in VDMOS

著者 (3件)： Zhou Xi (Institute of Microelectronics, Southwest Jiaotong University,Chengdu,China,610031) ,  Feng Quanyuan (Institute of Microelectronics, Southwest Jiaotong University,Chengdu,China,610031) ,  Chen Xiaopei (Institute of Microelectronics, Southwest Jiaotong University,Chengdu,China,610031)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： PIERS-Spring  ページ： 1552-1556  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： VDMOSにおけるP-ピラーとトレンチ技術の影響を,従来のVDMOS(C-VDMOS)を含む5つの600V VDMOS構造,各サイド上の2つのPピラーを持つスプリットゲートVDMOS(SG-VDMOS-P1),中央トレンチを持つSG-VDMOS-P2(SG-VDMOS-TP2)の比較により研究した。5つの構造の破壊電圧(BV)とオン抵抗(R_on)をTCADによってシミュレーションした。シミュレーション結果を本論文で与えた。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *オン抵抗 ,  シミュレーション
準シソーラス用語： TCAD ,  絶縁破壊電圧 ,  スプリットゲート ,  トレンチ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： ピラー ,  トレンチ ,  研究