特許
J-GLOBAL ID：202003008384667370
メモリシステム
発明者：
,
出願人/特許権者：
代理人 (3件)：
高橋 拓也
, 小林 啓一
, 栗田 雅章
公報種別：特許公報
出願番号（国際出願番号）：特願2016-191391
公開番号（公開出願番号）：特開2018-055748
特許番号：特許第6674361号
出願日： 2016年09月29日
公開日（公表日）： 2018年04月05日
請求項（抜粋）：
【請求項1】 ワード線と前記ワード線に接続される複数のメモリセルとを複数備えデータ消去単位であるブロックを複数有する不揮発性メモリと、
前記不揮発性メモリの前記ワード線に接続される前記複数のメモリセルに対する読み出し電圧を前記不揮発性メモリに探索させるためのコマンドを前記不揮発性メモリに対して送信し、前記送信したコマンドに対して前記不揮発性メモリから受信した応答が読み出し電圧を算出できなかったことを示す情報である場合、前記不揮発性メモリに読み出し要求を送信することにより読み出し電圧を算出し、前記算出された読み出し電圧と予め設定された読み出し電圧との差分である第1の差分を算出し、前記第1の差分が所定の第1の値以上の場合、前記ワード線に接続される複数のメモリセルが含まれるブロックに保存されるデータを別のブロックに保存するコントローラと、
を備えるメモリシステム。
IPC (4件)：
G11C 16/08 ( 200 6.01)
, G11C 16/34 ( 200 6.01)
, G11C 16/04 ( 200 6.01)
, G06F 12/00 ( 200 6.01)
G11C 16/08 120
, G11C 16/34 120
, G11C 16/04 170
, G06F 12/00 550 Z
, G06F 12/00 597 U
