特許
J-GLOBAL ID:202003009060138819

半導体装置及び電源装置

発明者:
出願人/特許権者:
代理人 (3件): 柿本 恭成 ,  平山 一幸 ,  近藤 充和
公報種別:公開公報
出願番号(国際出願番号):特願2018-161418
公開番号(公開出願番号):特開2020-036460
出願日: 2018年08月30日
公開日(公表日): 2020年03月05日
要約:
【課題】半導体装置のトータル面積の低減、スナバ抵抗での損失低減、及び、スナバ回路のサージ電圧抑制効果の改善を図る。【解決手段】半導体装置20は、オン/オフ動作する半導体素子21,22と、その半導体素子21,22のターンオフ時に発生するサージ電圧を抑制するスナバ回路30と、を備えている。スナバ回路30は、半導体素子21,22に内蔵され、その半導体素子21,22のターンオフ時に発生したサージ電流を所定方向へ流すスナバダイオード31と、そのスナバダイオード31の近傍に配置され、サージ電流を吸収するスナバコンデンサ32と、を有している。スナバ抵抗33は、半導体素子21,22の内部又は外部に設けられている。【選択図】図1
請求項(抜粋):
オン/オフ動作する半導体素子と、 前記半導体素子のターンオフ時に発生するサージ電圧を抑制するスナバ回路と、 を備える半導体装置であって、 前記スナバ回路は、 前記半導体素子に内蔵され、前記半導体素子のターンオフ時に発生したサージ電流を所定方向へ流すスナバダイオードを有する、 ことを特徴とする半導体装置。
IPC (1件):
H02M 7/48
FI (1件):
H02M7/48 M
Fターム (8件):
5H770AA01 ,  5H770BA01 ,  5H770DA03 ,  5H770DA41 ,  5H770KA05X ,  5H770QA04 ,  5H770QA08 ,  5H770QA21
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る