特許
J-GLOBAL ID：202003011073504967
スナバ回路
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
西村 竜平
, 齊藤 真大
, 上村 喜永
, 中村 惇志
公報種別：公開公報
出願番号（国際出願番号）：特願2018-130672
公開番号（公開出願番号）：特開2020-010532
出願日： 2018年07月10日
公開日（公表日）： 2020年01月16日
要約：
【課題】サージ電圧に対する耐久性に優れたスナバ回路を提供する。【解決手段】スナバ回路100は、主スイッチング素子Sに並列接続された主コンデンサ1と、主コンデンサ1に並列接続されたサージエネルギー消費回路2とを備える。サージエネルギー消費回路2が、主コンデンサ1に並列接続され、互いに直列接続された副スイッチング素子211及び副コンデンサ212と、前記副コンデンサ212に並列接続され、互いに直列接続された補助スイッチング素子221及び抵抗素子222とを備えている。主コンデンサ1の電圧が所定の閾値を超えた場合に、副スイッチング素子211がオンであるとともに、補助スイッチング素子221がオフである第1状態と、前記副スイッチング素子211がオフであるとともに補助スイッチング素子221がオンである第2状態とが、交互に切り替わる。【選択図】図1
請求項（抜粋）：
直流電源から負荷への電流の供給を制御する主スイッチング素子のターンオフ時に生じるサージ電圧を吸収するためのスナバ回路であって、
前記主スイッチング素子に並列接続された主コンデンサと、
前記主コンデンサに並列接続されたサージエネルギー消費回路とを備え、
前記サージエネルギー消費回路が、
前記主コンデンサに並列接続され、互いに直列接続された副スイッチング素子及び副コンデンサと、
前記副コンデンサに並列接続され、互いに直列接続された補助スイッチング素子及び抵抗素子とを備えており、
前記主コンデンサの電圧が所定の閾値を超えた場合に、前記副スイッチング素子がオンであるとともに前記補助スイッチング素子がオフである第1状態と、前記副スイッチング素子がオフであるとともに前記補助スイッチング素子がオンである第2状態とが、交互に切り替わるように構成されたスナバ回路。
IPC (3件)：
H02M 1/00
, H02M 3/155
, H02M 3/28
H02M1/00 F
, H02M3/155 R
, H02M3/28 R
5H730AA02
, 5H730DD03
, 5H730XX04
, 5H730XX12
, 5H740BA11
, 5H740BA16
, 5H740BC01
, 5H740BC02
, 5H740MM04
