特許
J-GLOBAL ID:202003011811533748
昇降圧コンバータ回路
発明者:
出願人/特許権者:
代理人 (1件):
特許業務法人快友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2018-207288
公開番号(公開出願番号):特開2020-072616
出願日: 2018年11月02日
公開日(公表日): 2020年05月07日
要約:
【課題】 精度良くデッドタイムを補正することができる技術を提供する。【解決手段】 昇降圧コンバータ回路は、第1メインスイッチング素子と、第1センススイッチング素子と、第2メインスイッチング素子と、第2センススイッチング素子と、第1センス抵抗と、第2センス抵抗と、制御装置と、第1センサと、第2センサと、第3センサと、第4センサを有する。第1昇圧モードでは、制御装置が第1オフセット時間を算出する。制御装置が第1補正デッドタイムを算出する。第2昇圧モードでは、制御装置が第2オフ電位を出力し、その後第1補正デッドタイムが経過した後に、第1オン電位を出力する。第1降圧モードでは、制御装置が第2オフセット時間を算出する。制御装置が第2補正デッドタイムを算出する。第2降圧モードでは、制御装置が第1オフ電位を出力し、その後第2補正デッドタイムが経過した後に、第2オン電位を出力する。【選択図】図1
請求項(抜粋):
昇降圧コンバータ回路であって、
リアクトルを介して直流電源の正極に接続される高電位入力配線と、
高電位出力配線と、
前記直流電源の負極に接続される低電位配線と、
前記高電位出力配線に接続された第1メイン高電位端子と、前記高電位入力配線に接続された第1メイン低電位端子と、第1メインゲート端子を備える第1メインスイッチング素子と、
前記高電位出力配線に接続された第1センス高電位端子と、第1センス抵抗を介して前記高電位入力配線に接続された第1センス低電位端子と、第1センスゲート端子を備える第1センススイッチング素子と、
前記高電位入力配線に接続された第2メイン高電位端子と、前記低電位配線に接続された第2メイン低電位端子と、第2メインゲート端子を備える第2メインスイッチング素子と、
前記高電位入力配線に接続された第2センス高電位端子と、第2センス抵抗を介して前記低電位配線に接続された第2センス低電位端子と、第2センスゲート端子を備える第2センススイッチング素子と、
カソードが前記高電位出力配線に接続されており、アノードが前記高電位入力配線に接続されている第1ダイオードと、
カソードが前記高電位入力配線に接続されており、アノードが前記低電位配線に接続されている第2ダイオードと、
前記第1メインスイッチング素子及び前記第1センススイッチング素子を制御する第1信号と、前記第2メインスイッチング素子及び前記第2センススイッチング素子を制御する第2信号を出力する制御装置と、
前記第1信号を第1絶縁素子を介して送信する第1信号配線と、
前記第2信号を第2絶縁素子を介して送信する第2信号配線と、
前記第1信号配線から前記第1信号を受信し、受信した前記第1信号に基づいて前記第1メインゲート端子の電位及び前記第1センスゲート端子の電位を制御する第1駆動回路と、
前記第2信号配線から前記第2信号を受信し、受信した前記第2信号に基づいて前記第2メインゲート端子の電位及び前記第2センスゲート端子の電位を制御する第2駆動回路と、
前記第1メインゲート端子の電位が第1基準値を超える第1タイミングを検出する第1センサと、
前記第2メインゲート端子の電位が第2基準値を超える第2タイミングを検出する第2センサと、
前記高電位入力配線の電位上昇に伴って前記第1センス抵抗の両端間の電位差が拡大する第3タイミングを検出する第3センサと、
前記高電位入力配線の電位低下に伴って前記第2センス抵抗の両端間の電位差が拡大する第4タイミングを検出する第4センサと、
前記第1タイミングと前記第3タイミングを示す信号を、第3絶縁素子を介して前記制御装置へ送信する第3信号配線と、
前記第2タイミングと前記第4タイミングを示す信号を、第4絶縁素子を介して前記制御装置へ送信する第4信号配線、
を有しており、
前記第1信号は、前記第1メインスイッチング素子及び前記第1センススイッチング素子をオンさせる第1オン電位と前記第1メインスイッチング素子及び前記第1センススイッチング素子をオフさせる第1オフ電位の間で繰り返し変化する信号であり、
前記第2信号は、前記第2メインスイッチング素子及び前記第2センススイッチング素子をオンさせる第2オン電位と前記第2メインスイッチング素子及び前記第2センススイッチング素子をオフさせる第2オフ電位の間で繰り返し変化する信号であり、
前記制御装置は、昇圧動作において、第1昇圧モードの後に第2昇圧モードを実施し、
前記第1昇圧モードでは、
・前記制御装置が、前記第2オフ電位を出力し、その後第1デッドタイムが経過した後に、前記第1オン電位を出力し、
・前記制御装置が、前記第3タイミングと前記第1タイミングの間の時間である第1オフセット時間を算出し、
・前記制御装置が、前記第1デッドタイムから前記第1オフセット時間を減算して第1補正デッドタイムを算出し、
前記第2昇圧モードでは、
・前記制御装置が、前記第2オフ電位を出力し、その後前記第1補正デッドタイムが経過した後に、前記第1オン電位を出力し、
前記制御装置は、降圧動作において、第1降圧モードの後に第2降圧モードを実施し、
前記第1降圧モードでは、
・前記制御装置が、前記第1オフ電位を出力し、その後第2デッドタイムが経過した後に、前記第2オン電位を出力し、
・前記制御装置が、前記第4タイミングと前記第2タイミングの間の時間である第2オフセット時間を算出し、
・前記制御装置が、前記第2デッドタイムから前記第2オフセット時間を減算して第2補正デッドタイムを算出し、
前記第2降圧モードでは、
・前記制御装置が、前記第1オフ電位を出力し、その後前記第2補正デッドタイムが経過した後に、前記第2オン電位を出力し、
前記制御装置は、ゼロクロス動作において、前記第1補正デッドタイム及び前記第2補正デッドタイムによるデッドタイムの補正をしない、
昇降圧コンバータ回路。
IPC (1件):
FI (1件):
Fターム (13件):
5H730AS04
, 5H730AS05
, 5H730BB13
, 5H730BB14
, 5H730DD04
, 5H730DD41
, 5H730EE13
, 5H730EE57
, 5H730EE58
, 5H730FD41
, 5H730FD51
, 5H730FF01
, 5H730FF19
引用特許:
出願人引用 (3件)
-
昇降圧コンバータ回路
公報種別:公開公報
出願番号:特願2017-244347
出願人:トヨタ自動車株式会社
-
同期整流回路
公報種別:公開公報
出願番号:特願2015-041230
出願人:株式会社デンソー
-
DC-DCコンバータ
公報種別:公開公報
出願番号:特願2006-276130
出願人:株式会社東芝
前のページに戻る