特許
J-GLOBAL ID：201603005791778495

同期整流回路

発明者：
今澤 孝則

今澤 孝則 について

, 
丹羽 章雅

丹羽 章雅 について

, 
山本 昌弘

山本 昌弘 について

, 
入江 将嗣

入江 将嗣 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 特許業務法人 サトー国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2015-041230
公開番号（公開出願番号）：特開2016-163451
出願日： 2015年03月03日
公開日（公表日）： 2016年09月05日
要約：
【課題】外付けのダイオードを不要としながらデッドタイムを短縮する。【解決手段】MOSトランジスタMaについて、指令信号InHがLレベルのときにメイントランジスタMamの寄生ダイオードDamを通して還流電流が流れると、MOSトランジスタMaのドレイン電位が低下してソース電位よりも低くなる。このとき、制御電源Pcaから電流制限抵抗RsaとセンストランジスタMasの寄生ダイオードDasを通して電流が流れ、還流検出電圧VNaが基準電圧Vpaよりも高い状態から低い状態に変化する。駆動制御回路Faは、指令信号InHがHレベルになるまでの期間内において、還流検出電圧VNaが基準電圧Vpaよりも低くなっているときに、MOSトランジスタMaのゲート電圧Vgaをオン駆動レベルにして同期整流を行う。【選択図】図1
請求項（抜粋）：
ドレイン同士およびゲート同士が共通に接続されたメイントランジスタ(Mam,Mbm)とセンストランジスタ(Mas,Mbs)を有し、還流電流が前記メイントランジスタのドレイン・ソース間を通して流れるように接続されたMOSトランジスタ(Ma,Mb)と、 前記メイントランジスタのソース電位を基準として、前記メイントランジスタがオフ駆動されて電流が流れていない状態におけるドレイン電圧の極性と同じ極性を持つ制御電圧を供給する制御電源(Pca,Pcb)と、 前記制御電源と前記センストランジスタのソースとの間に設けられた電流制限抵抗(Rsa,Rsb)と、 前記電流制限抵抗の前記センストランジスタ側の端子の電圧を還流検出電圧としたとき、前記制御電圧よりも低く、前記メイントランジスタの寄生ダイオード(Dam,Dbm)が通電した還流状態における前記還流検出電圧よりも高い基準電圧を生成する基準電圧生成回路(Ppa,Ppb)と、 オン駆動指令が与えられているとき、および、オフ駆動指令が与えられている期間において前記還流検出電圧が前記基準電圧よりも高くなった後オン駆動指令が与えられるまでの間に前記還流検出電圧が前記基準電圧よりも低くなっているときに、前記MOSトランジスタに対しオン駆動電圧を出力する駆動制御回路(Fa,Fb)と、 オフ駆動指令が与えられている期間において、前記駆動制御回路が前記MOSトランジスタに対しオン駆動電圧の出力を開始するタイミングを遅延させる遅延回路(21a)とを備えていることを特徴とする同期整流回路。
IPC (1件)：
H02M 3/155
FI (1件)：
H02M3/155 F
Fターム (10件)：
5H730AA02 ,  5H730AA15 ,  5H730AS04 ,  5H730BB14 ,  5H730BB57 ,  5H730DD04 ,  5H730DD12 ,  5H730DD32 ,  5H730FD51 ,  5H730FG05
引用特許：
審査官引用 (3件)
  • 同期整流用MOSFETの制御回路
    公報種別：公開公報   出願番号：特願2002-374305   出願人：富士電機デバイステクノロジー株式会社
  • DC-DCコンバータ
    公報種別：公開公報   出願番号：特願2006-276130   出願人：株式会社東芝
  • 同期整流回路
    公報種別：公開公報   出願番号：特願2012-150069   出願人：三菱電機株式会社

前のページに戻る

TOP

BOTTOM