特許
J-GLOBAL ID：202003012497076074
スイッチング電源およびスイッチング電源制御回路
発明者：
,
出願人/特許権者：
代理人 (6件)：
出口 智也
, 永井 浩之
, 中村 行孝
, 佐藤 泰和
, 朝倉 悟
, 鈴木 健之
公報種別：公開公報
出願番号（国際出願番号）：特願2018-126281
公開番号（公開出願番号）：特開2020-010414
出願日： 2018年07月02日
公開日（公表日）： 2020年01月16日
要約：
【課題】高周波のスイッチング動作におけるスイッチング効率を向上できるスイッチング電源およびスイッチング電源制御回路を提供する。【解決手段】スイッチング制御部は、第1、第2スイッチング素子がオフした状態でキャパシタ電圧が下限設定電圧に達したとき第1スイッチング素子をオンし、その後キャパシタ電圧が上限設定電圧に達したとき第1スイッチング素子をオフし、その後キャパシタ電圧が下限設定電圧に達したとき第2スイッチング素子をオンし、その後キャパシタ電圧が上限設定電圧に達したとき第2スイッチング素子をオフし、デッドタイム補正部は、接続点の検出電圧がスイッチング制御部によりキャパシタを放電させる放電期間において基準電圧に達したとき、キャパシタの単位時間当たりの放電量を増加させてキャパシタ電圧が下限設定電圧に達するまでの所要時間を短縮させることでデッドタイムを補正する。【選択図】図1
請求項（抜粋）：
一端が電源の正極端子に接続された第1スイッチング素子と、
一端が前記第1スイッチング素子の他端との接続点に接続され、他端が前記電源の負極端子に接続された第2スイッチング素子と、
前記接続点と前記第2スイッチング素子の他端との間に接続された1次巻線および前記1次巻線に磁気結合する2次巻線を有するトランスと、
前記第1スイッチング素子および前記第2スイッチング素子を制御する制御回路と、を備え、
前記制御回路は、
充放電可能なキャパシタと、
前記電源から供給される電力による前記キャパシタの充放電を制御するとともにキャパシタ電圧を検出し、前記キャパシタ電圧に応じて前記第1スイッチング素子および前記第2スイッチング素子のオンオフを制御するスイッチング制御部と、
前記第1スイッチング素子および前記第2スイッチング素子の一方のオフから他方のオンまでの期間であるデッドタイムを補正するデッドタイム補正部と、を有し、
前記スイッチング制御部は、
前記第1スイッチング素子および前記第2スイッチング素子がオフした状態で前記キャパシタ電圧が下限設定電圧に達したときに、前記第2スイッチング素子をオフしたまま前記第1スイッチング素子をオンし、前記第1スイッチング素子をオンした後に前記キャパシタ電圧が上限設定電圧に達したときに、前記第1スイッチング素子をオフし、前記第1スイッチング素子をオフした後に前記キャパシタ電圧が前記下限設定電圧に達したときに、前記第1スイッチング素子をオフしたまま前記第2スイッチング素子をオンし、前記第2スイッチング素子をオンした後に前記キャパシタ電圧が前記上限設定電圧に達したときに、前記第2スイッチング素子をオフし、
前記デッドタイム補正部は、
前記接続点の電圧を検出し、前記接続点の検出電圧が、前記スイッチング制御部によって前記キャパシタを放電させる放電期間において基準電圧に達したときに、前記キャパシタの単位時間当たりの放電量を増加させて前記キャパシタ電圧が前記下限設定電圧に達するまでの所要時間を短縮させることで前記デッドタイムを補正することを特徴とするスイッチング電源。
IPC (1件)：
FI (2件)：
Fターム (12件)：
5H730AA14
, 5H730AS01
, 5H730BB26
, 5H730BB62
, 5H730DD04
, 5H730EE07
, 5H730EE59
, 5H730FD01
, 5H730FF15
, 5H730FG09
, 5H730XX05
, 5H730XX26
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
