特許

J-GLOBAL ID：202003021445506266

半導体素子取付基板

発明者： 嶋田 大喜 ,  福井 宏史
出願人/特許権者： 株式会社三社電機製作所
代理人 (1件)： 木村 正俊
公報種別：特許公報
出願番号（国際出願番号）：特願2016-146243
公開番号（公開出願番号）：特開2018-018880
特許番号：特許第6710601号
出願日： 2016年07月26日
公開日（公表日）： 2018年02月01日
請求項（抜粋）：

【請求項1】 外部の電気回路への接続用の取付部を有する半導体素子と、 前記半導体素子に接続される部品が取り付けられ、前記半導体素子の前記取付部に対応する貫通孔を有し、前記取付部と対向する面における前記貫通孔の周囲に半導体接続パターンが形成され、前記半導体素子の前記取付部が前記貫通孔に一致させて配置された基板と、 前記基板と前記取付部との間に一部が介在し、その一部が前記基板の前記半導体接続パターン及び前記半導体素子の前記取付部に接触しており、前記基板の前記取付部と反対側の面から前記基板の前記貫通孔を通過して、前記一部を貫通して前記半導体素子の取付部に結合された結合手段によって前記基板及び半導体素子に取り付けられ、前記基板から外部に突出している部分を有している端子とを、 有し、 前記基板に形成された前記半導体接続パターンは、前記半導体素子の前記取付部の面積よりも大きい面積を有する半導体素子取付基板。

IPC (7件)：

H01L 23/40 ( 200 6.01) ,  H01L 23/34 ( 200 6.01) ,  H01L 23/12 ( 200 6.01) ,  H01L 25/07 ( 200 6.01) ,  H01L 25/18 ( 200 6.01) ,  H05K 1/02 ( 200 6.01) ,  H05K 7/14 ( 200 6.01)

FI (7件)：

H01L 23/40 A ,  H01L 23/34 A ,  H01L 23/12 J ,  H01L 25/04 C ,  H05K 1/02 C ,  H05K 1/02 Q ,  H05K 7/14 C

引用特許：

出願人引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-168040   出願人：富士電機株式会社
• 特開平4-345082
  

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-168040   出願人：富士電機株式会社
• 特開平4-345082