先端チップレット統合のためのInFOOS(統合ファンアウト)技術【JST・京大機械翻訳】

Chiang Y. P.; Tai S. P.; Wu W.C.; Yeh John; Wang C. T.; Yu Douglas C. H.

文献

J-GLOBAL ID：202102210822128832 整理番号：21A2486133

先端チップレット統合のためのInFOOS(統合ファンアウト)技術【JST・京大機械翻訳】

InFO_oS (Integrated Fan-Out on Substrate) Technology for Advanced Chiplet Integration

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=21A2486133&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=21A2486133&from=J-GLOBAL&jstjournalNo=W2441A") }}

著者 (6件)： , , , , ,
資料名：
巻： 2021 号： ECTC ページ： 130-135 発行年： 2021年
JST資料番号： W2441A 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

クラウドコンピューティング,データセンタ,企業サーバ,スーパーコンピュータ,ネットワークシステム,およびエッジコンピューティングからの無相関のAIシステム要求に適合するための,不確かなデータ帯域幅を有するより高い計算電力の連続追跡は,より大きなフットプリント,より高密度の3D相互接続,近接3Dインターチップ統合,および新しいメモリシステムを有する新しいシステム統合ソリューションをgedした。近年,チップレット統合は,コストと性能の考慮のための高性能計算(HPC)で普及している。HPCネットワークアプリケーションのために,ネットワークスイッチ容量は,AI訓練,深層学習,および推論のためのクラウドとデータセンターにおいて,絶えず増加する大きいデータ成長に適合するために,6.4Tb/secから25.6Tb/secに増加した。単一先進ノードSoCスイッチチップソリューションは,コストと性能考慮のため,スイッチ容量成長需要をもはや満たさない。この問題を解決するため,著者らは,コストと性能のために多重先進ノードスイッチチップレットを統合するために,高密度2/2μm RDL線幅/スペースの多重階層を特徴とするInFO_oS(InFO)技術を開発した。本論文では,110×110mm2の基板統合で,ファンアウト(2100mm2)の産業の最初の2.5xレチクルサイズを示した。2.5x試験車両は,RDL相互接続の5層を通して,10のチップレット,2つの論理と8つのIOダイスを統合した。種々の積層ビアを,より多くの設計柔軟性と面積小型化を提供するために評価した。FO_oSはウエハベースに統合されるため,設計柔軟性,収率,および市場への高速時間のためのInFO技術プラットフォームのツール,材料,プロセスノウハウ,および製造能力を完全に活用できる。プロセス最適化を通して,D2D接続>95%で有望な高い電気収率を達成した。プロセス課題と成分レベル信頼性(uHAST/TC/HTS)の結果についても述べる。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

, , , , , , , , , , , , , ,
, 【Automatic Indexing@JST】

図形・画像処理一般

, ,

前のページに戻る