文献
J-GLOBAL ID:202102223048111132   整理番号:21A0435783

マイクロエレクトロニクスパッケージング応用のためのカーボンナノチューブ-Cu複合材料に基づくCuレベル電気伝導率とSiレベル熱膨張を有するスルーシリコンビアインターポーザ【JST・京大機械翻訳】

Through-Silicon-Via Interposers with Cu-Level Electrical Conductivity and Si-Level Thermal Expansion Based on Carbon Nanotube-Cu Composites for Microelectronic Packaging Applications
著者 (5件):
資料名:
巻:号:ページ: 869-876  発行年: 2021年 
JST資料番号: W5033A  ISSN: 2574-0970  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
シリコンと銅を用いたスルーシリコンビア(TSV)インターポーザは,基板でのより粗いピッチパッケージに集積回路チップで微細ピッチ入力/出力を橋渡しするので,マイクロエレクトロニクスパッケージングにおける重要要素である。高い電気伝導率は必要な特性の1つであるが,エレクトロニクスの継続的な小型化とともに,基板(典型的にシリコン)と銅の間の熱膨張整合はデバイス故障を避けるためにますます重要になる。CNT-Cu複合TSVインターポーザを,銅レベルの電気伝導率(約2.5×105S/cm)と熱膨張のSiレベル係数(CTE)(~7×10-6/K)の両方を示すマイクロエレクトロニクスパッケージング応用を考案して作製した。CNT-CuとSiの間のCTE不整合は,CuとSiのものと比較して1/5未満であると測定された。これを実現するために,多数の技術を組み合わせた。特に,これは,成長基板に対して完全に垂直に配向した垂直整列ピラーの精密合成,CNT束の構造強化,CNTピラーの格子間空間へのCuの電着,およびCNT-CuピラーアラスのプレハブTSV基板への挿入を含む。最後に,調製したCNT-Cu TSVインターポーザの機能性をいくつかの構成に対して示した。Copyright 2021 American Chemical Society All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
固体デバイス製造技術一般  ,  プリント回路  ,  固体デバイス材料 

前のページに戻る