文献

J-GLOBAL ID：202102223262947067   整理番号：21A0235654

ハイブリッドFinFET-メモリスタ技術における250MHz~1.6GHz位相同期ループ設計【JST・京大機械翻訳】

A 250 MHz-to-1.6 GHz Phase Locked Loop Design in Hybrid FinFET-Memristor Technology

著者 (2件)： Adesina Naheem Olakunle (Louisiana State University,Division of Electrical and Computer Engineering,Baton Rouge,LA,USA,70803) ,  Srivastava Ashok (Louisiana State University,Division of Electrical and Computer Engineering,Baton Rouge,LA,USA,70803)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： UEMCON  ページ： 0901-0906  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOS技術におけるトランジスタの性能には,そのサイズをスケーリングすることにより,大きな改善がある。しかし,小型化と関連する短チャネル効果(SCE)のような様々な課題がある。FinFET技術は,技術スケールダウンとして平面CMOSトランジスタよりもチャネルの良好な静電制御を提供するので,これらの問題を克服するための有望な技術である。本研究では,FinFETとメモリスタを用いた位相同期ループ(PLL)設計を提案した。ループフィルタの抵抗と容量(R-C)成分を,ダイ面積を最小化し,電力消費を低減するために,それぞれメムリスタとメムキャパシタに置き換えた。設計したPLLは2.05mWの平均電力消費で1GHzの中心周波数において0.25~1.60GHzの同調範囲を生成した。位相同期ループにおける全位相雑音に大きく寄与する電圧制御発振器(VCO)は,1MHzオフセット周波数で位相雑音-135.2dBc/Hzを持つ。加えて,PLLは,温度における広い変動によって高い信頼性を示した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： コンデンサ ,  トランジスタ ,  電力消費 ,  *位相同期ループ ,  小型化 ,  VCO【発振器】 ,  位相雑音 ,  短チャネル効果
準シソーラス用語： ループフィルタ ,  *FinFET ,  同調範囲 ,  中心周波数 ,  CMOS技術 ,  高信頼性 ,  *メモリスタ , 【Automatic Indexing@JST】

分類 (5件)： 専用演算制御装置  (JC04030Y) ,  医用画像処理  (JE04020T) ,  音声処理  (JE05000E) ,  NMR一般  (BM07041R) ,  符号理論  (ND02030R)

タイトルに関連する用語 (4件)： FinFET ,  メモリスタ ,  位相同期ループ ,  設計