文献

J-GLOBAL ID：202102226071318613   整理番号：21A0150933

微分可能ニューラルアーキテクチャ探索を用いたFPGAベースCNN加速器の最適化【JST・京大機械翻訳】

Optimizing FPGA-Based CNN Accelerator Using Differentiable Neural Architecture Search

著者 (6件)： Fan Hongxiang (School of Engineering, Imperial College London,Dept. of Computing,UK) ,  Ferianc Martin (University College London,Dept. of Electronic and Electrical Engineering,UK) ,  Liu Shuanglong (Hunan Normal University,Changsha,China) ,  Que Zhiqiang (School of Engineering, Imperial College London,Dept. of Computing,UK) ,  Niu Xinyu (Corerain Technologies Ltd.,Shenzhen,China) ,  Luk Wayne (School of Engineering, Imperial College London,Dept. of Computing,UK)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ICCD  ページ： 465-468  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ニューラルアーキテクチャ探索(NAS)は,異なるシナリオのために自動的に最適ニューラルネットワークを見つけることを目的とする。種々のNAS法の中で,微分可能なNAS(DNAS)アプローチは,コストと最終精度の探索に関してその有効性を実証した。しかし,ほとんどの以前の努力は,GPUまたはCPUプラットフォームにDNASを適用することに焦点を当て,その可能性はFPGA上であまり利用されていない。本論文では,まず,新しいFPGAベースのCNN加速器を提案した。提案したハードウェア設計の正確な性能モデルも紹介した。ハードウェア性能と同様に精度を改善するために,著者らは次に,DNASを適用して,目的関数に提案した性能モデルをカプセル化した。FPGA設計とNAS法に基づき,実験は,NASにより生成されたネットワークがCIFAR-10上でほぼ95%の精度を達成し,一方,既存の研究と比較して,待ち時間をほぼ12倍短縮することを証明した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *加速器 ,  *最適化 ,  ネットワーク ,  ニューラルネットワーク ,  *微分 ,  ハードウェア ,  目的関数 ,  待ち時間 ,  ハードウェア設計 ,  有効性 ,  *FPGA
準シソーラス用語： 性能モデル , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 微分 ,  探索 ,  FPGA ,  CNN ,  加速器 ,  最適化