文献

J-GLOBAL ID：202102229834167071   整理番号：21A0539623

現代プロセッサにおけるシステムレベル電力管理アーキテクチャの非機能戦略の形式的検証【JST・京大機械翻訳】

Formal Verification of Non-Functional Strategies of System-Level Power Management Architecture in Modern Processors

著者 (3件)： Sharafinejad Reza (School of Electrical and Computer Engineering College of Engineering, University of Tehran,Tehran,Iran) ,  Alizadeh Bijan (School of Electrical and Computer Engineering College of Engineering, University of Tehran,Tehran,Iran) ,  Nikoubin Tooraj (University of Texas at Dallas,Department of Electrical and Computer Engineering,Dallas,US)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： DCAS  ページ： 1-6  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 低電力設計の複雑性が成長するので,設計機能性と低レベル電力意図による電力管理制御装置の一貫性の同時検証は,大きな課題である。本論文は,数十のパワードメインを有する複雑なプロセッサのために,そのような問題を解決することを試みた方法を提示する。電力管理制御装置を挿入した後のプロセッサの機能性が変化しないことを保証するために,低電力実装モデルと仕様モデルの間で効率的な等価検査を行う。しかし,この種の検証は,システムレベル電力管理戦略の非機能的挙動のために十分ではない。したがって,提案方法は,UPFから抽出した高レベル電力規則によってPMUとUPFの間の一貫性をチェックする。実験結果は,提案方法が正しい高レベル電力管理制御装置を作り出すだけでなく,それらの設計における低電力機能と非機能的バグを同定するために設計者を助けることを示した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 制御装置 ,  *電力 ,  *電力管理 ,  ソフトウェア障害 ,  *演算プロセッサ ,  *計算機アーキテクチャ
準シソーラス用語： 形式的検証 ,  複雑性 ,  機能性 ,  低電力化 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： プロセッサ ,  電力管理 ,  アーキテクチャ ,  戦略 ,  形式的検証