文献

J-GLOBAL ID：202102244251338026   整理番号：21A0150182

PageRankグラフ処理のためのFPGAベースの並列アーキテクチャ【JST・京大機械翻訳】

A FPGA based intra-parallel architecture for PageRank graph processing

著者 (5件)： Guoqiang Mei (Inspur (Beijing) Electronic Information Industry Co. ltd.,Beijing,100085) ,  Rui Hao (Inspur (Beijing) Electronic Information Industry Co. ltd.,Beijing,100085) ,  Jiangwei Wang (Inspur (Beijing) Electronic Information Industry Co. ltd.,Beijing,100085) ,  Hongwei Kan (Inspur (Beijing) Electronic Information Industry Co. ltd.,Beijing,100085) ,  Rengang Li (Inspur (Beijing) Electronic Information Industry Co. ltd.,Beijing,100085)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： EDGE  ページ： 31-38  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： FPGAによる大規模グラフ処理の加速は,特にエッジ計算シナリオにおいて,エネルギー効率の良い方法であることを証明した。グラフ計算のFPGA加速は並列分割並列と分割並列を含む。本論文では,内部分割並列に焦点を合わせ,複雑さの少ない新しいデータ選択ネットワークを示した。さらに,サブグラフ圧縮,適切な部分グラフスケジューリング,およびいくつかの初期化モジュールによって,著者らのグラフ処理アーキテクチャを得た。新しいアーキテクチャを用いて,Twitterのデータセットに関するPageRankアルゴリズムを試験した。実験は,FPGAが128の処理ユニットのデータ選択ネットワークをサポートでき,サイクル当たり51のエッジの効果的処理能力と7650メガトラバードEdge PER秒(MTEPS)までのスループットを持ち,最先端の設計と比較して3xスループット改善と1.5xDRAM帯域幅利用率改善をもたらすことを示す。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  スケジューリング ,  ネットワーク ,  部分グラフ ,  帯域幅 ,  スループット ,  処理装置 ,  *計算機アーキテクチャ ,  *FPGA ,  エネルギー効率
準シソーラス用語： 利用率 ,  複雑性 ,  *並列アーキテクチャ ,  ツイッター ,  データ選択 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： PageRank ,  グラフ ,  FPGA ,  並列アーキテクチャ