文献

J-GLOBAL ID：202102263758074279   整理番号：21A0697857

完全2次元ヘテロTFETによる室温での60mV/dec以下のSS実現

The demonstration of SS below 60 mV/dec at RT in all 2D heterostructure TFET

著者 (6件)： 中村圭吾 (東大) ,  永村直佳 (NIMS) ,  上野啓司 (埼玉大) ,  谷口尚 (NIMS) ,  渡邊賢司 (NIMS) ,  長汐晃輔 (東大)
資料名： 応用物理学会秋季学術講演会講演予稿集(CD-ROM)  (Extended Abstracts. JSAP Autumn Meeting (CD-ROM))
巻： 81st  ページ： ROMBUNNO.11p-Z29-16  発行年： 2020年08月26日 
JST資料番号： Y0055B  ISSN： 2758-4704  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

本文一部表示： IoTデバイスの数は数年後には~400億個に達すると指摘されており,MOSFETの室温理論限界値であるサブスレッショルドスイングSS=60mV/dec以下で動作する超低消費電力デバイスとしてトンネルFETの実現が期待される.pn接合の逆バイ...【本文一部表示】

シソーラス用語： PN接合 ,  界面 ,  ダイオード ,  低温 ,  電流 ,  表面準位 ,  MOSFET ,  温度依存性 ,  漏れ電流 ,  *二次元 ,  ダングリングボンド ,  格子不整合
準シソーラス用語： ヘテロ構造 ,  逆バイアス ,  *トンネル電界効果トランジスタ , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (6件)： 2次元 ,  テロ ,  TFET ,  室温 ,  DEC ,  SS