文献
J-GLOBAL ID:202102275562926493   整理番号:21A1747538

2DEGチャネルとパターン形成基板を持つ新規GaNナノピラー垂直電界効果トランジスタ(FET)のBaliga指数-Of-Merits(BFOM)増強について【JST・京大機械翻訳】

On the Baliga’s Figure-Of-Merits (BFOM) Enhancement of a Novel GaN Nano-Pillar Vertical Field Effect Transistor (FET) with 2DEG Channel and Patterned Substrate
著者 (5件):
資料名:
巻: 14  号:ページ: 1-10  発行年: 2019年 
JST資料番号: U8336A  ISSN: 1556-276X  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: イギリス (GBR)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本研究では,絶縁破壊電圧(BV)を高めるためのオン状態抵抗(RON)と基板パターン(SP)を低減するための2DEGによる新しい増強モード垂直GaN電界効果トランジスタ(FET)を提案した。SPの幅と高さを意図的に設計することによって,p-GaNキャップ下の高濃縮電場(E場)をRONに劇的な影響を与えることなく分離でき,強化されたBaligaの図式-Of-Mriits(BFOM,BV2/RON)を切り出すことができた。”p-GaN キャップ下の高濃縮電場(E-場)は,RONに劇的な影響を与えることなく分離できた。”Baliga’s Figure-Of-Meits(BFOM,BV2/RON)。実験的に較正したATLASシミュレーションで検証して,700nm長と4.6μm幅のSPを有する提案デバイスは,パターン化基板のないFETと比較して,6倍高いBFOMを示した。さらに,提案したピラーデバイスとSPはナノスケール面積を占有し,このようなデバイスの高密度集積を可能にし,将来の電力応用における高いポテンシャルを与える。Please refer to the publisher for the copyright holders. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ 
引用文献 (35件):
  • Adv Electron Mater; ZnO nanofiber thin-film transistors with low-operating voltages; F Wang, L Song, H Zhang; 4; 2018; 1700336; 10.1002/aelm.201700336; citation_id=CR1
  • Nano Res; High-performance enhancement-mode thin-film transistors based on Mg-doped In2O3nanofiber networks; H Zhang, Y Meng, L Song; 11; 2018; 1227-1237; 10.1007/s12274-017-1735-8; citation_id=CR2
  • Adv Electron Mater; Modulating electrical performances of In2O3 nanofiber channel thin film transistors via Sr doping; L Song, L Luo, X Li; 5; 2019; 1800707; 10.1002/aelm.201800707; citation_id=CR3
  • IEEE Electron Device Lett; Low ON-resistance SiC trench/planar MOSFET with reduced OFF-state oxide field and low gate charges; J Wei, M Zhang, H Jiang; 37; 2016; 1458-1461; 10.1109/LED.2016.2609599; citation_id=CR4
  • IEEE Trans Electron Devices; An analytical investigation on the charge distribution and gate control in the normally-off GaN double-channel MOS-HEMT; J Wei, M Zhang, B Li; 65; 2018; 2757-2764; 10.1109/TED.2018.2831246; citation_id=CR5
もっと見る

前のページに戻る