文献

J-GLOBAL ID：202102285388652821   整理番号：21A0993176

3LC相変化メモリの記憶密度を改善するための誤り脆弱性パターンを意識した2値データマッピング【JST・京大機械翻訳】

Error-Vulnerable Pattern-Aware Binary-to-Ternary Data Mapping for Improving Storage Density of 3LC Phase Change Memory

著者 (4件)： Hong Jeong Beom (Department of Semiconductor and Display Engineering, College of Information and Communication Engineering, Sungkyunkwan University, Suwon 16410, Korea) ,  Lee Young Sik (Department of Electrical and Computer Engineering, College of Information and Communication Engineering, Sungkyunkwan University, Suwon 16410, Korea) ,  Kim Yong Wook (Department of Electrical and Computer Engineering, College of Information and Communication Engineering, Sungkyunkwan University, Suwon 16410, Korea) ,  Han Tae Hee (Department of Artificial Intelligence, Sungkyunkwan University, Suwon 16410, Korea)
資料名： Electronics (Web)  (Electronics (Web))
巻： 9  号： 4  ページ： 626  発行年： 2020年 
JST資料番号： U7178A  ISSN： 2079-9292  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： スイス (CHE)  言語： 英語 (EN)

抄録/ポイント： マルチレベルセル(MLC)相変化メモリ(PCM)は,抵抗ベースの不揮発性デバイスから成る次世代メモリのための魅力的な解決策である。MLC PCMはスケーラビリティと漏洩電力に関して動的ランダムアクセスメモリ(DRAM)より優れている。従って,種々の研究はMLC PCMベースの主メモリの実現可能性に焦点を合わせている。MLC PCMによるDRAMの置換における重要課題は,低い信頼性,限られた寿命,および長い書き込み待ち時間であり,これは,最も誤差が悪いデータパターンによって主に影響を受ける。信頼性がデータパターンに依存するPCMの物理的特性に基づいて,トリレベルセル(3LC)PCMは4レベルセル(4LC)PCMよりも著しく高い性能と寿命を持つ。しかし,貯蔵密度は二値から3成分データマッピングによって制限される。本論文では,誤り訂正符号(ECC)のない3LC PCMを利用して,記憶密度を高めるために,誤り訂正可能パターン意識二値データマッピングを導入した。3LC PCMによる貯蔵密度損失を緩和するために,2方向符号化を適用した。性能劣化は並列符号化を通して最小化される。実験結果は,提案方法が17.9%の貯蔵密度を改善することを証明した。さらに,ECCを有する4LC PCMと比較して,寿命と性能は,それぞれ36.1%と38.8%増加した。Copyright 2021 The Author(s) All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *記憶装置 ,  信頼性 ,  誤り訂正 ,  待ち時間 ,  主メモリ ,  非揮発性 ,  DRAM ,  誤り訂正符号
準シソーラス用語： 性能劣化 ,  マルチレベル ,  脆弱性 ,  漏れ電力 ,  *相変化メモリ ,  データーパターン , 【Automatic Indexing@JST】

著者キーワード (6件)： 符号化 ,  貯蔵密度 ,  マルチレベルセル ,  相変化メモリ ,  信頼性 ,  三準位セル

分類 (2件)： 記憶装置  (JC04060F) ,  半導体集積回路  (NC03162T)

引用文献 (35件)：

• Lee, B.C.; Zhou, P.; Yang, J.; Zhang, Y.; Zhao, B.; Ipek, E.; Mutlu, O.; Burger, D. Phase-change technology and the future of main memory. IEEE Micro 2010, 30, 131-141.
• Lefurgy, C.; Rajamani, K.; Rawson, F.; Felter, W.; Kistler, M.; Keller, T.W. Energy management for commercial servers. Computer 2003, 36, 39-48.
• Burr, G.; Narayanan, P.; Shelby, R.; Sidler, S.; Boybat, I.; di Nolfo, C.; Leblebici, Y. Large-scale neural networks implemented with non-volatile memory as the synaptic weight element: Comparative performance analysis (accuracy, speed, and power). In Proceedings of the 2015 IEEE International Electron Devices Meeting (IEDM), Washington, DC, USA, 7-9 December 2015.
• Burr, G.W.; Shelby, R.M.; Sidler, S.; Di Nolfo, C.; Jang, J.; Boybat, I.; Shenoy, R.S.; Narayanan, P.; Virwani, K.; Giacometti, E.U. Experimental demonstration and tolerancing of a large-scale neural network (165,000 synapses) using phase-change memory as the synaptic weight element. IEEE Trans. Electron Devices 2015, 62, 3498-3507.
• Jia, G.; Han, G.; Jiang, J.; Liu, L. Dynamic adaptive replacement policy in shared last-level cache of DRAM/PCM hybrid memory for big data storage. IEEE Trans. Ind. Inform. 2016, 13, 1951-1960.

タイトルに関連する用語 (7件)： 相変化メモリ ,  密度 ,  誤り ,  脆弱性 ,  意識 ,  2値データ ,  マッピング