特許
J-GLOBAL ID：202103006553642891

半導体装置および電子機器

発明者：
塩野入 豊

塩野入 豊 について

, 
長塚 修平

長塚 修平 について

, 
魚地 秀貴

魚地 秀貴 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：特許公報
出願番号（国際出願番号）：特願2016-181353
公開番号（公開出願番号）：特開2017-076782
特許番号：特許第6806510号
出願日： 2016年09月16日
公開日（公表日）： 2017年04月20日
請求項（抜粋）：
【請求項1】 第1乃至第4トランジスタと、容量素子と、を有し、 前記第1トランジスタは第1ゲートおよび第2ゲートを有し、 前記第1トランジスタのソースまたはドレインの一方は第1配線と電気的に接続され、 前記第1トランジスタのソースまたはドレインの他方は前記第1トランジスタの第1ゲートと電気的に接続され、 前記第1トランジスタの第2ゲートは第2配線と電気的に接続され、 前記第2トランジスタのソースまたはドレインの一方は前記第1トランジスタのソースまたはドレインの他方と電気的に接続され、 前記第2トランジスタのソースまたはドレインの他方は第3配線と電気的に接続され、 前記第3トランジスタのソースまたはドレインの一方は第4配線と電気的に接続され、 前記第3トランジスタのソースまたはドレインの他方は前記容量素子の一方の電極と電気的に接続され、 前記第3トランジスタのゲートは前記第4配線と電気的に接続され、 前記容量素子の他方の電極は前記第1トランジスタのソースまたはドレインの他方と電気的に接続され、 前記第4トランジスタのソースまたはドレインの一方は前記第3トランジスタのソースまたはドレインの他方と電気的に接続され、 前記第4トランジスタのソースまたはドレインの他方は前記第3配線と電気的に接続され、 前記第4トランジスタのゲートは前記第2トランジスタのゲートと電気的に接続されており、 前記第1乃至第4のトランジスタの各々は、nチャネル型トランジスタである、半導体装置。
IPC (10件)：
H01L 21/8234 ( 200 6.01) ,  H01L 27/088 ( 200 6.01) ,  H01L 21/8236 ( 200 6.01) ,  H01L 29/786 ( 200 6.01) ,  G09G 3/36 ( 200 6.01) ,  G09G 3/3275 ( 201 6.01) ,  G09G 3/20 ( 200 6.01) ,  H01L 51/50 ( 200 6.01) ,  H05B 33/14 ( 200 6.01) ,  G11C 19/28 ( 200 6.01)
FI (14件)：
H01L 27/088 J ,  H01L 27/088 311 Z ,  H01L 29/78 618 B ,  H01L 29/78 614 ,  H01L 27/088 311 A ,  H01L 27/088 A ,  H01L 27/088 C ,  G09G 3/36 ,  G09G 3/327 ,  G09G 3/20 623 H ,  G09G 3/20 611 A ,  H05B 33/14 A ,  H05B 33/14 Z ,  G11C 19/28 230
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM