特許

J-GLOBAL ID：202103006888976298

半導体装置及びその製造方法

発明者： 木下 明将
出願人/特許権者： 富士電機株式会社
代理人 (2件)： 廣瀬 一 ,  田中 秀▲てつ▼
公報種別：特許公報
出願番号（国際出願番号）：特願2016-049743
公開番号（公開出願番号）：特開2017-168507
特許番号：特許第6786824号
出願日： 2016年03月14日
公開日（公表日）： 2017年09月21日
請求項（抜粋）：

【請求項1】 室温における禁制帯幅が2.0eVより広い半導体材料からなる第1導電型のドレイン領域と、 前記ドレイン領域の上面に設けられ、前記ドレイン領域よりも低不純物濃度の第1導電型のエピタキシャル層と、 前記エピタキシャル層の上部の一部に選択的に設けられ、前記エピタキシャル層よりも高不純物濃度の第1導電型の第1の半導体領域と、 平面パターン上、前記第1の半導体領域と重なるように前記第1の半導体領域の上に設けられ、前記第1の半導体領域よりも高不純物濃度の第1導電型の第2の半導体領域と、 平面パターンにおける前記第2の半導体領域の中央部を囲むように、前記第2の半導体領域の上部を含んで設けられた第2導電型のベース領域と、 前記ベース領域の上部に前記第2の半導体領域との間にチャネルを形成するように設けられた第1導電型のソース領域と、 前記チャネル中の表面ポテンシャルを制御するゲート電極と を備え、 前記第2の半導体領域の底面の深さは、前記ベース領域の底面の深さよりも深く、 前記ベース領域に接して前記ベース領域の外側に前記ベース領域より低不純物濃度の第2導電型の耐圧構造領域が設けられ、前記第2の半導体領域が前記耐圧構造領域より内側にあることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ( 200 6.01) ,  H01L 29/12 ( 200 6.01) ,  H01L 29/06 ( 200 6.01)

FI (5件)：

H01L 29/78 652 H ,  H01L 29/78 652 T ,  H01L 29/78 652 P ,  H01L 29/06 301 V ,  H01L 29/06 301 G

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2011-112964   出願人：住友電気工業株式会社
• 炭化珪素半導体装置
  公報種別：公開公報   出願番号：特願2013-254569   出願人：国立研究開発法人産業技術総合研究所, 富士電機株式会社