炭化珪素半導体装置

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：酒井昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2013-254569
公開番号（公開出願番号）：特開2015-115375
出願日： 2013年12月09日
公開日（公表日）： 2015年06月22日
要約：

【課題】耐圧が低下することを抑制することができ、かつオン抵抗が増加することを抑制することができる炭化珪素半導体装置を提供すること。【解決手段】n型SiC基板1のおもて面には積層されたn-型SiC層2の、n型SiC基板1側に対して反対側の表面層に、p型ベース領域となる複数のp型領域3が選択的に設けられている。p型領域3は、n型SiC基板1側よりもゲート電極7側の不純物濃度が低いのが好ましい。隣り合うp型領域3間の間隔Lは、所定耐圧を確保可能な3μm以下であるのがよい。n-型SiC層2の、隣り合うp型領域3間に挟まれた領域には、n-型SiC層2よりも不純物濃度が高いn型領域21が設けられている。n型領域21は、n型SiC基板1側の部分21bよりもゲート電極7側の部分21aの不純物濃度が高くなっている。【選択図】図1

請求項（抜粋）：

第1導電型の炭化珪素基板と、前記炭化珪素基板のおもて面に設けられた、前記炭化珪素基板よりも不純物濃度が低い第1導電型炭化珪素層と、前記第1導電型炭化珪素層の、前記炭化珪素基板側に対して反対側の表面層に選択的に設けられた第2導電型のベース領域と、前記ベース領域の内部に選択的に設けられた第1導電型のソース領域と、前記ベース領域の内部に選択的に設けられた第2導電型のコンタクト領域と、前記ベース領域の、前記ソース領域と前記第1導電型炭化珪素層とに挟まれた部分の表面上から前記第1導電型炭化珪素層の表面上にわたって設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ソース領域および前記コンタクト領域に接するソース電極と、前記炭化珪素基板の裏面に設けられたドレイン電極と、を備え、隣り合う前記ベース領域間の間隔は、所定耐圧を確保可能な所定間隔以下であり、前記第1導電型炭化珪素層の、隣り合う前記ベース領域間に挟まれた部分に、前記第1導電型炭化珪素層よりも不純物濃度が高い第1導電型半導体領域が設けられており、前記第1導電型半導体領域は、前記炭化珪素基板側よりも前記ゲート電極側の不純物濃度が高いことを特徴とする炭化珪素半導体装置。

IPC (2件)：

H01L 29/78 , H01L 29/12

FI (3件)：

H01L29/78 652J , H01L29/78 652T , H01L29/78 652C

引用特許：

審査官引用 (6件)

炭化ケイ素半導体装置
公報種別：公開公報出願番号：特願2005-154962 出願人：独立行政法人産業技術総合研究所
半導体装置
公報種別：公開公報出願番号：特願2012-104229 出願人：独立行政法人産業技術総合研究所, 富士電機株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2007-244323 出願人：株式会社東芝

全件表示

前のページに戻る