特許
J-GLOBAL ID：202103008300304194
メモリ制御装置、情報処理装置、およびメモリ制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人秀和特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2016-196534
公開番号（公開出願番号）：特開2018-060321
特許番号：特許第6832116号
出願日： 2016年10月04日
公開日（公表日）： 2018年04月12日
請求項（抜粋）：
【請求項1】 メモリにアクセスする制御部を備え、
前記制御部は、
前記メモリに書込まれるデータをバッファ回路に記憶するとともに前記バッファ回路に記憶されたデータの量が基準値に達すると前記バッファ回路に記憶されたデータを前記メモリへ書き込むことと、
前記メモリへのデータの書込性能に応じて前記基準値を増減することと、を実行し、
前記基準値を増減することは、
前記書込性能の指標値を記憶しておき、前記書込性能が前記指標値から所定以上劣化したときに前記基準値を減少させるとともに前記劣化した書込性能で前記指標値を更新することと、
前記書込性能が前記指標値から所定以上改善したときに前記基準値を増加させるとともに前記改善した書込性能で前記指標値を更新することと、を含むメモリ制御装置。
IPC (2件)：
G06F 12/00 ( 200 6.01)
, G06F 12/06 ( 200 6.01)
G06F 12/00 560 B
, G06F 12/06 524
