特許
J-GLOBAL ID：202103009184035390
下部固定SOT-MRAMビット構造及び製造の方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人平木国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2016-206739
公開番号（公開出願番号）：特開2017-112358
特許番号：特許第6805419号
出願日： 2016年10月21日
公開日（公表日）： 2017年06月22日
請求項（抜粋）：
【請求項1】大きいスピン軌道結合強度と、高電気抵抗率とを有する材料から製造されるリードを採用し、スピン軌道トルク(SOT)を用いた磁気抵抗ランダムアクセスメモリ(MRAM)デバイスであって、
1つのメモリセルと、
2以上のリードであって、少なくとも1つのリードは、前記メモリセルに結合された第1の部分と第2の部分とを有し、前記リードの前記第1の部分の幅は少なくとも前記メモリセルの幅を有し、かつ、前記リードの前記第2の部分の第2の幅よりも小さい幅を有する2以上のリードと、
前記メモリセルに結合されている1つのトランジスタと、を含み、
前記第2部分の電気抵抗率が前記第1部分のものを下回るように構成される
磁気抵抗ランダムアクセスメモリ(MRAM)デバイス。
IPC (5件)：
H01L 21/8239 ( 200 6.01)
, H01L 27/105 ( 200 6.01)
, G11C 11/16 ( 200 6.01)
, H01L 29/82 ( 200 6.01)
, H01L 43/08 ( 200 6.01)
H01L 27/105 447
, G11C 11/16 100 Z
, H01L 29/82 Z
, H01L 43/08 Z
