特許
J-GLOBAL ID:202103009865218298
半導体メモリに対するセンス線アーキテクチャのための装置及び方法
発明者:
,
出願人/特許権者:
代理人 (4件):
青木 宏義
, 天田 昌行
, 大菅 義之
, 野村 泰久
公報種別:公表公報
出願番号(国際出願番号):特願2020-536240
公開番号(公開出願番号):特表2021-508950
出願日: 2018年12月19日
公開日(公表日): 2021年03月11日
要約:
半導体メモリに対するセンス線アーキテクチャのための装置及び方法が開示される。例示的な装置は、複数のセンス線の第1の部分と、複数のセンス線の第1の部分に結合されたメモリセルとを含む第1の領域を含み、複数のセンス線の第2の部分と、複数のセンス線の第2の部分に結合されたメモリセルとを含む第2のアレイ領域を更に含む。アレイ間隙部は、第1及び第2のアレイ領域の間に配置され、複数のセンス線の第3の部分を含み、何れのメモリセルも含まない。複数のセンス線の各第3の部分は、第1及び第2のアレイ領域並びにアレイ間隙部を通じて電気的に連続するセンス線を提供するために、複数のセンス線の第1の部分と第2の部分とを結合するように構成された垂直方向コンポーネントを有する導電構造体を含む。
請求項(抜粋):
第1、第2、及び第3のセンス線部分を含み、前記第1、第2、及び第3のセンス線部分を通じて電気的に連続する第1のセンス線と、
第4、第5、及び第6のセンス線部分を含み、前記第4、第5、及び第6のセンス線部分を通じて電気的に連続する第2のセンス線であって、前記第1のセンス線部分は前記第4のセンス線部分の上方にあり、前記第6のセンス線部分は前記第3のセンス線部分の上方にある、前記第2のセンス線と、
前記第1のセンス線部分と前記第4のセンス線部分とに結合されたメモリセルを含む第1のアレイ領域と、
前記第1のアレイ領域から横方向に配置され、前記第3のセンス線部分と前記第6のセンス線部分とに結合されたメモリセルを含む第2のアレイ領域と、
前記第1及び第2のアレイ領域の間に配置されたアレイ間隙部と
を含み、
前記第1及び第4のセンス線部分は、前記第1のアレイ領域から前記アレイ間隙部中に伸長し、前記第3及び第6のセンス線部分は、前記第2のアレイ領域から前記アレイ間隙部中に伸長し、
前記第2のセンス線部分は、垂直方向コンポーネントを含み、前記アレイ間隙部内で前記第1のセンス線部分を前記第3のセンス線部分に結合し、前記第5のセンス線部分は、垂直方向コンポーネントを含み、前記第4のセンス線部分を前記第6のセンス線部分に結合する、
装置。
IPC (4件):
H01L 21/824
, H01L 27/108
, G11C 11/409
, G11C 7/18
FI (4件):
H01L27/108 681B
, G11C11/4097
, G11C7/18
, H01L27/108 601
Fターム (21件):
5F083AD01
, 5F083AD11
, 5F083GA03
, 5F083GA10
, 5F083GA11
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083KA05
, 5F083LA21
, 5F083MA06
, 5F083MA16
, 5M024AA23
, 5M024AA42
, 5M024AA62
, 5M024BB13
, 5M024CC52
, 5M024LL05
, 5M024LL11
, 5M024PP01
, 5M024PP05
引用特許:
前のページに戻る